1、计数器：计数器是用来累计和记忆输入脉冲的 个数．按数制的模数分为二进制、 十进制和N 进制计数器。按计数脉冲输入方式的不同又分 为同步计数器和异步计数器两类。按计数数字 的增减可分为加法、减法和可逆计数器三种。
所谓同步计数，就是所有输出端的都以输入 计数脉冲作为时钟脉冲，应发生状态翻转时， 应变化的输出端同时发生变化。
②初态与次态，这都是以器件的输出情况来说的，在输入 信号发生变化前，其输出状态定义为初始态，简称初态； 输入信号发生变化后，其输出状态定义为次生态，简称 次态。初态与次态是一个相对的概念。
③分频，将器件输出信号的频率f，与时钟信号的频率fcp 进行比较，当时，就说该器件或电路实现了对时钟信号 的N分频，常见的分频有二分频、三分频、四分频等。 各分频电路可以进行一定的串联，这样就可以实现需要 的多分频电路。
用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。 （3）计数：当使能端CTP=CTT=1且CR=LD=1时，
在CP上升沿到来的时，计数器计数。 （4）锁存：当使能端CTP=0或CTT=0时，计数器暂
停计数。
74LS161的逻辑功能
4位二进制同步加计数器
进位
置数
16 15 14 13 12 11 10 9 VDD CO Q0 Q1 Q2 Q3 CTT LD
精品
6集成触发器及其 应用电路设计与计 数译码显示电路
一、实验目的
1、了解各类型触发器的基本工作原理和逻辑功能。 2、掌握JK触发器、D触发器之间相互转换的方法，以
及JK触发器构成简单时序逻辑电路的方法。 3、理解二分频、四分频等概念，掌握用双踪示波器测
量多个波形的方法。 4、掌握中规模集成计数器CC40161（或74LS161）
根据实际的逻辑问题进行逻辑抽象，建立原 始状态图和原始状态表。
进行化简，消除等价状态，确定最简的状态 个数。
进行状态分配，就是对每个状态指定一个特 定的二进制代码。
选择触发器的类型。 化简列出方程。 画出逻辑图，并检查自启能力。
流程图
三、计数、译码、显示电路实验原理
计数、译码、显示电路是数字电路中应用很 广泛的一种电路。通常，这种电路是由中规模 标准模块功能电路计数器、译码器和显示电路 组成。
的逻辑功能。 5、掌握几种译码器和共阴极七段数码管的逻辑功能和
使用方法。 6、学习利用几种集成电路设计某进制显示电路的方法。
二、集成触发器实验原理
触发器是一种具有记忆功能、能够存放数字信息的 电，是构成时序逻辑电路的基本部件
触发器具有二个稳定的状态：0 状态和 1状态 在外加信号作用下，触发器的状态可以转换， 信
Qn+1= 1.Qn + 0 .Qn
Q
Q
J=1; K=1
C1
1J
1
1K
CP
4、JK —— RS
Qn+1= JQn + KQn Qn+1= S + R.Qn
RS
Qn
00
0
Qn+1= S.Qn + R .Qn
1 1
SQn
01 11 10 1×
1×
Q
Q
RQn
S
C1
1J
1K
J=S; K=R
R CP S
用JK触发器设计简单时序逻辑电路的一般步骤
对于D触发器，其状态方程为Qn+1＝Dn，
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升
沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端
的状态，D触发器的应用很广，可用作数字信号的寄存，移位
寄存，分频和波形发生等。有很多种型号可供各种用途的需要
而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。
异步计数，就是有的输出端的以输入计数脉 冲作为时钟脉冲，而有的则以其它输出端的 状态来作为时钟脉冲，这样就可实现不同时 发生状态的变化。
四位二进制同步计数器74LS161
其功能： （1）异步清零：当CR=0时，无论有无CP，计数器
的输出Q0~Q3立即为0。 （2）同步预置:当LD=0时，在时钟脉冲上升沿的作
触发器的逻辑功能
对于JK触发器，状态方程为 Qn1JQnKQn 。
J和K是数据输入端，是触发器状态更新的依据，若J、K有
两个或两个以上输入端时，组成“与”的关系。与为两个互补
输出端。通常把＝0、＝1的状态定为触发器“0”状态；而把＝
1、＝0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄
存器和计数器。
CC4027简介
Q
双上升沿J－K触发器CC4027引脚图
输入
输出
S
R
CP
J
K
Qn＋1
1
0
×
×
×
1
0
1
×
×
×
0
1
1
×
×
×
φ
0
0
↑
0
0
Qn
0
0
↑
1Q
0
1
0
0
↑
0
1
0
0
0
↑
1
1
n
0
0
↓
×
×
Qn
CC4027是由CMOS传输门构成的边沿型JK 触发器，它是上升沿触发的双JK触发器。
CMOS触发器的直接置位S和复位输入端R 是高电平有效，当S＝1（或R＝1）时，触 发器将不受其它输入端所处状态的影响，使 触发器直接接置1（或置0）。但直接置位、 复位输入端S和R必须遵守RS＝0的约束条 件。CMOS触发器在按逻辑功能工作时，S 和R必须均置0。
号作用前的状态称为现态（或者初态），用Qn表 示。信号作用后的状态称为次态，用Qn+1表示 触发器按其功能分可分为：R-S 触发器、J-K 触发 器、D 触发器、T 触发器和 T’ 触发器等
几个基本概念：
①触发形式分为电平触发和边沿触发，所谓电平触发，即 电平变为某一要求的状态时，输出状态发生变化；所谓 边沿触发，即电平由一种状态向另一种状态发生变化的 瞬间，输出状态发生变化。
Qn+1= D
（ 待求FF 的特性方程）
Qn+1= D（Qn + Qn） Qn+1= D.Qn + D.Qn
J = D ; K = D （已有 FF 输入端的驱动方程）
Q
Q
C1
1J
D
1
1K CP
3、JK —— T′
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1=ຫໍສະໝຸດ Qn（ 待求FF 的特性方程）
JK 触发器转换到其他类型触发器的方法 1、JK —— T
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1= T⊕Qn （ 待求FF 的特性方程） Qn+1= T.Qn + T.Qn
J=T; K=T
Q
Q
C1
1J
1K
CP
T
2、JK —— D
Qn+1= JQn + KQn （已有 FF 的特性方程）