r = (R + jwL)(G + jwC) Zo = (R + jwL) + (G + jwC)
为传播常数 为特征阻抗
由于R, G 远小于 jwL、jwC， 所以通常所说的阻抗是指：
Zo = L/C
从通解中可以看到传输线上的任意一点的电压和电流都是入射波 和反射波的叠加，因此传 输线上任意一点的输入阻抗值都是 时间、位置、终端匹配的函数，再使用输入阻抗来研究传输 线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念描述传输线。
并联端接匹配示意图
改进的并联端接匹配示意图 二极管端接匹配 在接受端放置肖特基二极管到电源或地。 优点：二极管限制了过冲（小于或等于 1V）；二极管可以集成在每一个接受器的芯片内 部；不需要直流通路来消耗直流功耗。 缺点：二极管匹配的缺点之一就是在线路上存在多径反射而影响到下一个数据的开始，因 此需要在变化频率下校对二极管的响应。
AC 匹配（RC 匹配） 影响信号完整性的因素 在高速情况下，传输线用分布参数的模型考虑，影响信号完整性的因素有以下几方面： w PCB层设置、PCB材料影响传输线特性阻抗； w 线宽、线长、线间距在高速、高密度PCB设计中的影响； w 温度、工艺等对设计参数的影响；
第 10 页，共 27页
w 器件工作频率、速度、驱动能力、封装参数等对信号质量的影响； w 多负载拓扑结构的影响； w 阻抗匹配 、负载 ； w 电源、地分割； w 趋肤效应； w 回流路径； w 接插件； w 过孔 ；
?h t h1
?
导线 ? w? s ? w? ? t
介质
?? h
地平面
E、微带线边对边耦合
地平 面 导线 介质
地 平面
? w? s ? w?
? t? h ??
F、带状线边对边耦合
地 平面
导线 介质 地 平面
? w?
?h t h1 h
地平面
导线 介质 地平面
G、对称上下耦合
s ? w?
? t h1 h
特征阻抗的物理意义就是：入射波的电压和入射波的电流的比值，或反射波的电压和反射 波电流的比值。
电磁波在介质的中的传输速度只与介质的介电常数或等效介电常 数有关。比如FR4带状线 的典型传输速度为180ps/inch。
第号设计入门
源端反射系数： (Zs-Zo)/(Zs+Zo)
在电路设计中采用信号完整性的分析方法可以在原理图设计阶段及PCB布板阶段可以对板 上的关键信号进行评价和改进，从而增加了一次投板的成功率，缩短了开发周期。
第二节 信号的传输理论
要在设计过程中应用信号完整性的分析方法，必须首 先了解信号的传输理论。 PCB板上的信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总电路中视 为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以不能再用集总参数来表 示，必须采用分布参数传输线理论来处理。传输线的模型可以表示如下图：
末端反射系数： (ZL-Zo)/(ZL+Zo)
源端反射系数计算公式与末端反射系数计算公式中的符号的意义如下： Zo 传输线路上的阻抗 Zs 信号源的内部阻抗 ZL 负载阻抗
从源端反射系数计算公式与末端反射系数计算公式可以看出，要消除反射，必须使下面的 公式成立：
(Zs-Zo)/(Zs+Zo)=0 (ZL-Zo)/(ZL+Zo)=0 解得 Zs=Zo ZL=Zo 这就是阻抗匹配条件，传输线上的信号只有阻抗匹配了，才能消除信号反射，从而解决信 号的上下过冲、震铃等不良现象。
对投板出来的PCB样板的阻抗测试。最终验证实际设计出的PCB的阻抗效果到底怎样，需 要对实物进行阻抗测试，现在比较常用的阻抗测试仪采用的测试原理如下，即向被测走线输出 一个阶跃信号，由于信号在阻抗变化点发生反射，测试仪通过采集到的不同点的反射，计算出 各点的阻抗。
下面是我们常用的阻抗测试示意图
第 5 页，共 27页
串扰模型：电感耦合模型（感性串扰）和电容耦合模型（容性串扰）。
第 13 页，共 27页
高速信号设计入门
感性串扰的特点： 受害网络与侵害网络之间互感的影响象一个变压器，侵害网络上的电流在受害网络上诱导 出与侵害电流相反极性的电流。受害网络向远端和近端流动的电流的相位相同，且信号跳变方 向与侵害网络相反。 容性串扰的特点： 侵害网络通过容性串扰到受害网络上，侵害网络上的电流在受害网络上诱导的电流后向与 侵害网络上的电流方向相反，前向与侵害网络上的电流方向相同。
第 9 页，共 27页
高速信号设计入门
二极管端接匹配 AC 匹配（RC 匹配） 优点：在于终端电容阻止直流电流，因此节省了相当可观的功率。选择适当的电容值会使 得终端的波形具有 最小的过冲和下冲并且是一个接近理想的方波。 缺点：一是要求了两个器件，在高密板时布局时无放置空间；二是在传输线上的数据会有 时间的抖动，依赖于前一个数据的模式
高速信号设计入门
几种主要数字信号缺陷产生的原因
w 电平没有达到逻辑电平门限 w 负载过重 w 传输线过长 w 电平不匹配 w 驱动速度
第 11 页，共 27页
w 多次跨越逻辑电平阈值错误 w 电感量过大 w 阻抗不匹配
高速信号设计入门
w 延时错误（信号建立时间不满足） w 负载过重 w 传输线过长 w 驱动速度慢
下面介绍几种阻抗匹配的方法：
串 联 端 接 匹 配 接收端开路或输入阻抗很大时放置RS=Z0 -R0（一般要小一点）在源 端。
优点：没有直流通路，因此不用备用的电源和没有高电平衰减，RS可以集成在芯片内部。 缺点：典型的情况下只能用于单负载结 构；如果时序允许的话，增加的负载要放在线的末 端附近；容性延时是并联端接的两倍。当Z0 和R0不好控制或者当一些过冲和下冲能够被容忍 的时候，通常RS<<Z0 -R0。
阻抗匹配的控制可以在原理图设计和 PCB设计两个阶段进行。在原理图设计阶段是通过加 匹配电阻、电容、电感的方法来进行阻抗匹配，通常我们在时钟等高速信号中串的33 欧姆的 电阻就是比较通用的一种用电阻进行始端匹配的方法。之所以加33 欧姆的电阻，是因为一般 的器件的输出内阻大约为10~20欧姆，而我们投的印制板的阻抗为50 欧姆左右，所以始端加 33 欧姆的电阻从而达到始端匹配的目的。另一方面在PCB设计中主要是通过调节信号传输线 的线宽、线间距、PCB的介质厚度、介质的介电常数来改变阻抗从而使得阻抗匹配。在PCB设 计阶段可以使用PCB工具软件上带的阻抗分析仿真工具进行分析仿真。
串联端接匹配示意图
并联端接匹配 匹配电阻在负载端连接到电源或地。 优点：和串联匹配相比只有一半的容性延迟。
第 8 页，共 27页
高速信号设计入门
缺点：增加了直流功耗；输出摆幅不再是全摆幅。改进方式是thevenin等效匹配，对TTL 3V偏 置 的 匹 配R1/R2=2/3； R1||R2=Z0。交流并联匹配是通过牺牲信号质量来换取直流功 耗的减小。
高速信号设计入门
传输线的阻抗不匹配对传输信号造成质量下降的的直接原因是由于反射造成的，由反射系 数公式 (ZL-Zo)/(ZL+Zo)知，电磁波沿信号路径传播，在阻抗不连续点产生反射。下图是 PCB上的走线最易产生阻抗比匹配的位置。
红 点是在PCB上阻抗不连续的位置 下面结合一个简单实例进行分析（源端带串阻的传输线）：
再经过2nS后，反射波传输到源端。在源端的二次反射电压为：
第 7 页，共 27页
高速信号设计入门
Ｖｔ２ ＝
（ｒｓ＋Ｒｓ）－Ｚ０ （ｒｓ＋Ｒｓ）－Ｚ０
Ｖｔ
＝
（１７＋３３）－５０ （１７＋３３）＋５０
２．５Ｖ
＝ ０Ｖ
这说明，从负载反射回源端的波，在源端被完全吸收。至此，整条传输线上得到 5V的电 压。
的阻抗计算公式 Zo = L/C 知传输线上的阻抗值将变大，反之当介质变薄时，阻抗值将变
小；线宽对阻抗的影响主要是通过改变传输线的分布电容来改变阻抗的，当线的宽度宽时，分 布电容大，则阻抗小，反之则阻抗大；线的间距对阻抗的影响主要指信号线与地线及电源之间 的距离，它们间的距离近将使阻抗值减小，反之则阻抗值增大；介质材料决定介电常数，当介 电常数变大时，传输线的分布电容增加，从而阻抗减小，反之则增大。
H、不对称上下耦合
第 4 页，共 27页
高速信号设计入门
第三节 高速信号阻抗匹配的调节方法
进行高速信号的设计阻抗匹配是不可或缺的，好的阻抗匹配不但可以消除信号的反射，还 可以降低串扰、EMI问题的发生。进行阻抗匹配的前提是良好的阻抗控制。
哪些因素对传输线的阻抗有影响？主要有以下几方面的因素： 走线类型、介质厚度、线 宽、线间距、介质材料等都对阻抗有影响，需要综合考虑这些影响。走线类型对阻抗的影响主 要是影响传输线的阻抗的连续性，经过过孔、有拐点的走线上的阻抗在相应点也必是非连续 的；介质的厚度是通过改变传输线的分布电容与分布电感从而影响传输线的阻抗值的，对于同 一个介电常数的介质来说，介质厚时，传输线上的分布电容值小，分布电感值大，由前面推导
信号的完整性（Signal Integrity）分析这个概念可能大家还比较陌生，目前在国内，电 路设计中引进信号完整性分析概念的公司寥寥无几，可能也就是以华为为代表的几个大公司开 展了这项工作。但是信号完整性的分析方法对于成功地进行高速电路的设计，特别是一次成功 完成设计，作用是巨大的。所以国外的各大电讯公司在电路设计中都采用了此种方法。信号的 完整性分析就是将信号以传输波的形态看待，用传输理论对信号进行分析。这是由于在高速信 号中，PCB上的走线之间的分布电容阻抗、电感阻抗以不能象低速信号那样忽略了，必须考虑 进去，所以必须采用传输理论对电路进行分析。平时我们在电路设计中采用的加22 欧姆或33 欧姆阻抗匹配电阻来改善信号就是用到了信号完整性的理论。
下面是几种PCB设计常用的传输线结构