(CDC-IUGREE)5-24-99
结合了SoC的FPGA的基本特征：
• … 少包括一个嵌入式处理器内核 至 … • … 有小容量的片内高速RAM资源 具 … • … 富的 IP Core资源可供选择 丰 … • … 够的片上可编程逻辑资源。 足 … • … 理器调试接口和 FPGA编程接口 处 … • … 能包含部分可编程模拟电路 可 … • … 芯片、低功耗、微封装 单 …
(CDC-IUGREE)5-24-99
硬连线结构处理单元
• 主要指ASIC 其基本特征是功能固定，通常用于完成 特定的算法，这种系统适合于实现功能固定和数据结 构明确的计算问题。如：U盘，MP3，E-NET • 不足之处主要是设计周期长 、成本高，且没有可编 程性，可扩展性差 。 • 硬件工程师希望有一种更灵活的设计方法，根据需要 需要，在实验室就能设计、更改大规模数字逻辑，研 制自己的ASIC并马上投入使用。这就是可编程逻辑 器件提出的基本思想。
• DSP在浮点运算方面有优势
-目前FPGA对浮点运算的支持效率不高；
• DSP编程开发过程比较简单
-DSP只需要编译，FPGA需要编译、综合、布局布线； -DSP开发板和驱动程序较丰富，外围电路完善； -DSP有丰富的应用范例和库。当然，FPGA的各种IP核也 越来越多。
(CDC-IUGREE)5-24-99
FPGA的发展趋势
• 向更高密度、更大容量的系统级方向迈进。 • 向低成本、低电压、微功耗、微封装和环保型发展 • IP资源复用理念得到普遍认同并成为主要设计方式 • MCU 、DSP和 MPU等嵌入式处理器 IP将成为 将成 为FPGA 应用的核心。
(CDC-IUGREE)5-24-99
(CDC-IUGREE)5-24-99
当代FPGA的主要特点
• 规模越来越大，达到上千万门级的规模，更适于实 现片上系统(SoC) 。 • 开发过程投资小。 FPGA设计灵活，发现错误时可 直接更改设计，减少了投片风险，节省了许多潜在 的花费。 FPGA除能完成复杂系统功能外，也可以 实现ASIC设计的功能样机。 • FPGA一般可以反复地编程、擦除。在不改变外围 电路的情况下，设计不同片内逻辑就能实现不同的 电路功能。比如通信领域中，因为相关标准协议发 展太快，设计ASIC可能跟不上技术的更新，只能用 FPGA完成系统的研制与开发。
(CDC-IUGREE)5-24-99
当代FPGA的主要特点
• 保密性能好。在某些场合下，根据要求选用防止反 向技术的FPGA，能很好地保护系统的安全性和设 计者的知识产权。 • 以ARM 、PowerPC 、Nios 和 MicroBlaze为代表的 RISC处理器软硬 IP核、各种软硬 核IP核极大地加 强了系统功能，可以实现真正的可编程片上系统。 • FPGA 开发工具智能化程度高，功能强大。应用各 种工具可以完成从输入、综合、实现到配置芯片等 一系列功能。还有很多工具可以完成对设计的仿真 、优化、约束、在线调试等功能。这些工具易学易 用，可以使设计人员更能集中精力进行电路设计， 快速将产品推向市场 。 。
(-IUGREE)5-24-99
可重构处理单元
• 主要指可编程逻辑器件，如 FPGA 。 • FPGA在实时系统中的应用越来越普及，它有很强 的灵活性，其内部的具体逻辑功能可以根据需要配置 ，对电路的修改和维护非常方便。 • FPGA的容量己经达到了千万门级，运算速度大大 高于目前最快的DSP处理器，并且已经出现了许多 支持FPGA应用的IP核，包括各种滤波器、变换器 ， 存储器、编解码器以及数学处理功能单元等。 • FPGA可以容易地在片内实现细粒度的高度并行的运 算结构。使用FPGA可以实现功能强大的数字 ，信号 处理系统。
(CDC-IUGREE)5-24-99
FPGA相比DSP的最大优势
• 硬件可编程性和并行性
(CDC-IUGREE)5-24-99
FPGA和DSP的配合使用 DSP作主处理器， FPGA作协处理器
• 对于性能要求极高的应用，可将复杂的算法划分成 底层部分和高层部分，结合 DSP和FPGA 各自的结 构和功能特点，将算法的各个部分映射到不同的硬 件模块上，在系统功能上实现互补。 • 底层部分用于数据处理量大，速度要求高，但是运 算结构相对比较简单的算法，适于用FPGA硬件的 高度并行性实现，可同时兼顾速度及灵活性。例如 ，一定长度的FFT/IFFT、脉冲压缩、脉冲积累、 FIR滤波以及矩阵转置等算法，都可以用大型FPGA 实现。
(CDC-IUGREE)5-24-99
FPGA和DSP的配合使用 DSP作主处理器， FPGA作协处理器
• 高层部分处理的特点是所处理的数据量较低层部分 少，但算法的控制结构复杂，适于用运算速度高、 寻址方式灵活、通信机制强大的DSP 芯片来实现。 • “FPGA+DSP” 结构是目前高性能处理系统的主流 方式。这种结构非常灵活，有较强的通用性，适于 模块化设计，有利于提高算法效率，缩短开发周期 ，并易于维护和扩展。
基于FPGA的电子系统设计
(CDC-IUGREE)5-24-99
本章结构 •9.1 •9.2 •9.3 •9.4 •9.5 FPGA+DSP的高性能处理机 可编程器件的发展历史 基于FPGA的DSP算法 基于FPGA的DDS技术 基于FPGA的VGA控制器
(CDC-IUGREE)5-24-99
处理单元-构成各种处理系统的核心
SoPC(System on Programmable Chip）
• SoPC是一种特殊的嵌入式系统，首先它是片上系 统 (SoC)，即由单个芯片完成整个系统的主要逻辑功能 ；其次，它是可编程系统，具有灵活的设计方式， 可裁减，可扩充，可升级，并具备软硬件在系统可 编程的特点。可编程片上系统正在成为FPGA 最为 重要的发展方向。 • 以FPGA 为核心的PLD 产品是近几年中发展最快的 集成电路产品。随着FPGA 性能的高速发展和设计 人员能力的提高， FPGA进一步扩大可编程芯片的 领地，将复杂专用芯片挤向高端和超复杂应用。
(CDC-IUGREE)5-24-99
FPGA+DSP高性能处理机的一个例子
(CDC-IUGREE)5-24-99
信号处理机算法流程图
(CDC-IUGREE)5-24-99
信号处理机结构框图
(CDC-IUGREE)5-24-99
可编程逻辑器件的发展历程
• PROM －可编程只读存储器，只能存储少量数据， 完成简单逻辑功能。 • EPROM 和EEPROM －紫外线可擦除只读存储器和 电可擦除只读存储器。 • PAL 和GAL －可编程阵列逻辑和通用阵列逻辑，能 完成中大规模的数字逻辑功能。 • FPGA 和CPLD－现场可编程逻辑器件和复杂可编程 逻辑器件，可以完成超大规模的复杂组合逻辑与时 序逻辑。
(CDC-IUGREE)5-24-99
基于FPGA的DSP
(CDC-IUGREE)5-24-99
基于FPGA的DSP的应用场合
(CDC-IUGREE)5-24-99
为什么使用FPGA？？？
(CDC-IUGREE)5-24-99
DSP处理器优势
• DSP适合于顺序算法
-FPGA的优势是较低系统时钟的并行运算，当然，也可以 实现顺序的算法；
• 处理单元通常可分为三类： -…SA(指令集架构)处理单元 … I -… 连线结构处理单元 … 硬 -… 重构处理单元 … 可
(CDC-IUGREE)5-24-99
ISA处理单元
• 指各种CPU、DSP处理器或专用指令集处理器，需要 通过指令系统（或微代码）来描述各种算法，并在指 令部件的控制下完成对各种计算问题的求解。 • DSP从根本上讲是适合串行算法的， DSP处理器的灵 活性主要体现在软件更改容易以及对各种算法处理和 复杂算法的实现上，而对硬件本身的更改则没有任何 灵活性而言。
• 现代平台级 FPGA中还会包含以下可选资源：
-…存储器资源 (BlockRAM)) … -…数字时钟管理单元 (分频、倍频、数字延迟)DCM或者PLL … -…I/O 多电平标准兼容(Select I/O) … -…算术运算单元 (乘法器、加法器 ) … -…特殊功模块 (MAC 等硬IP核) ) … -…微处理器 (PPC405等) …
(CDC-IUGREE)5-24-99
软核(Soft Core)
• 软核只完成 RTL级的行为设计，以HDL的方式提交使用。 • 该HDL描述在逻辑设计上做了一定优化，必须经过仿真验证 ，使用者可以用它综合出正确的门级网表。 • 软核不依赖于实现工艺或实现技术，不受实现条件的限制， 具有很大的灵活性和可复用性。 • 为后续设计留有比较大的空间，使用者可以通过修改源码， 完成更具新意的结构设计，生成具有自主版权的新软核。 • 软核的载体 HDL与实现工艺无关，使用者要负责从描述到 版图转换的全过程，模块的可预测性低，设计风险大，使 用 者在后续设计中仍有发生差错的可能，这是软核最主要的缺 点。
(CDC-IUGREE)5-24-99
IP设计与复用
• IP 设计与复用对基于FPGA 的嵌入式系统设计，具有举足轻 重的地位。 • 目前，已经能够将 RISC处理器内核、 DSP模块、数字ASIC 器 件以及其它数字 件以及其它数字IP 核等诸多逻辑器件嵌入 到 FPGA中。 • 在原有利用硬件描述语言进行DSP算法FPGA设计的基础上， Xilinx公司的System Generator 、Altera 公司的DSP Builder 和AccelChip 公司的AccelDSP 更是提供DSP算法基于FPGA的 硬件实现途径。 • 目前，各大可编程逻辑器件供应商均提供了一些 IP Core的参 考设计或商业化的IP Core 产品，还有很多第三方公司专门从 事 IP Core产品的开发和销售。 • 在 FPGA中嵌入IP往往要受到FPGA供应商的限制，高性能IP 价格也比较昂贵。在更多的场合下，是以硬件描述语言的形 式设计满足应用需求的IP，综合后在FPGA 中布局布线来实 现。