学号：数据采集与智能仪器大作业题目数据采集与智能仪器学院信息工程学院专业电子信息工程班级姓名指导教师2016 年 6 月14 日目录大作业题目要求 (1)1.第一章概述 ............................................................................ 错误！未定义书签。
1.1题目一 ............................................................................ 错误！未定义书签。
2.第二章数据采集技术 (3)2.1 题目二 (3)2.1.1硬件电路图 (4)2.1.2控制程序 (4)2.1.3仿真调试 (11)2.1.4结果分析 (13)2.2 题目三 (13)2.2.1硬件电路图 (13)2.2.2工作过程 (13)3.第三章人机接口 (14)3.1题目四 (14)3.1.1硬件电路图 (14)3.1.2程序流程图 (15)3.1.3控制程序 (16)3.1.4仿真调试 (19)4.第四章数据通信 (20)4.1题目五 (20)4.1.1硬件电路图 (20)4.1.2程序流程图 (21)4.1.3单片机通信程序 (22)4.1.4实物展示一 (24)4.1.5实物展示二 (25)心得体会 (26)《数据采集与智能仪器》大作业题目要求武汉理工大学信息学院参考书赵茂泰《智能仪器原理及应用》（第三版）电子工业出版社程德福《智能仪器》（第二版）机械工业出版社第1章概述本章要求掌握的内容：智能仪器分类、基本结构及特点、智能仪器设计的要点考试题（10分）1 智能仪器设计时采用CPLD/FPGA有哪些优点？第2章数据采集技术本章要求掌握的内容：数据采集系统的组成结构、模拟信号调理、A/D转换技术、高速数据采集与传输、D/A转换技术、数据采集系统设计考试题（30分）1 设计一个MCS-51单片机控制的程控增益放大器的接口电路。
已知输入信号小于10mv,要求当输入信号小于1mv时，增益为1000，而输入信号每增加1mv时，其增益自动减少一倍，直到100mv为止。
（15分）评分标准：正确设计硬件电路图（5分）；正确编写控制程序（5分）；完成仿真调试，实现基本功能（5分）；2 运用双口RAM或FIFO存储器对教材中图2-22所示的高速数据采集系统进行改造，画出采集系统电路原理图，简述其工作过程。
（15分）评分标准：正确设计硬件电路图（10分）；正确描述工作过程（5分）；第3章人机接口本章要求掌握的内容：键盘；LED、LCD、触摸屏考试题（30分）1 设计8031单片机与液晶显示模块LCM-512-01A的接口电路，画出接口电路图并编写上下滚动显示XXGCXY(6个大写英文字母)的控制程序（包含程序流程图）。
评分标准：正确设计硬件电路图（10分）；正确画出程序流程图（5分）；正确编写控制程序（5分）；完成仿真调试（10分）第4章数据通信本章要求掌握的内容：RS232C、RS485串行总线，USB通用串行总线，PTR2000无线数据传输考试题（30分）1 设计PC机与MCS-51单片机的RS232C数据通信接口电路（单片机端含8位LED 显示），编写从PC机键盘输入数字，在单片机的6位LED上左右滚动显示的通信与显示程序。
评分标准：正确设计硬件电路图（5分）；正确画出程序流程图（5分）；正确编写单片机通信程序（5分）；在开发系统上运行，实现基本功能（10分）；制作实物，实现基本功能，效果良好（5分）。
《数据采集与智能仪器》课程大作业第1章概述本章要求掌握的内容：智能仪器分类、基本结构及特点、智能仪器设计的要点1.1 题目一智能仪器设计时采用CPLD/FPGA有哪些优点？答：FPGA/CPLD芯片都是特殊的ASIC芯片，他们除了ASIC的特点之外，还有以下优点：（1）随着VLSI工艺的不断提高，FPGA/CPLD的规模也越来越大，所能实现的功能越来越强可以实现系统集成；（2）FPGA/CPLD的资金投入小，研制开发费用低；（3）FPGA/CPLD可反复的编程、擦除、使用或者在外围电路不动的情况下用不同的EPROM就可实现不同的功能；（4）FPGA/CPLD芯片电路的实际周期短；（5）FPGA/CPLD软件易学易用，可以使设计人员更能集中精力进行电路设计。
FPGA/CPLD适合于正向设计，对知识产权保护有利。
第2章数据采集技术本章要求掌握的内容：数据采集系统的组成结构、模拟信号调理、A/D转换技术、高速数据采集与传输、D/A转换技术、数据采集系统设计2.1 题目二设计一个MCS-51单片机控制的程控增益放大器的接口电路。
已知输入信号小于10mv，要求当输入信号小于1mv时，增益为1000，而输入信号每增加1mv时，其增益自动减少一倍，直到100为止。
2.1.1硬件电路图图2.1 程控增益放大器的硬件电路图2.1.2控制程序#include "reg51.h"#include "intrins.h"#define uchar unsigned char#define uint unsigned intsbit cs = P3 ^ 5;sbit intr = P3 ^ 4;sbit wr = P3 ^ 6;sbit rd = P3 ^ 7;sbit a1 = P1 ^ 0;sbit a2 = P1 ^ 1;sbit a3 = P1 ^ 2;sbit a4 = P1 ^ 3;sbit a5 = P1 ^ 4;sbit a6 = P1 ^ 5;uchar d[4];/***************** 延时*******************/ void delayms(uchar n){uchar i, j;for (i = 0; i < n; i++)for (j = 0; j < 110; j++);}/*****************AD转换*******************/ uchar adctrans(){cs = 0;wr = 1;_nop_();wr = 0;_nop_();wr = 1;delayms(1);// 读取转换后的值P2 = 0xff;rd = 1;_nop_();rd = 0;_nop_();d[0] = P2;_nop_();rd = 1;_nop_();wr = 1;_nop_();wr = 0;_nop_();wr = 1;delayms(1);// 读取转换后的值P2 = 0xff;rd = 1;_nop_();rd = 0;_nop_();d[1] = P2;rd = 1;wr = 1;_nop_();wr = 0;_nop_();wr = 1;delayms(1);// 读取转换后的值P2 = 0xff;rd = 1;_nop_();rd = 0;_nop_();d[2] = P2;rd = 1;while (1){if (d[0]<d[1] && d[1]>d[2])return d[1];d[0] = d[1];d[1] = d[2];wr = 1;_nop_();wr = 0;_nop_();wr = 1;delayms(1);// 读取转换后的值P2 = 0xff;rd = 1;_nop_();rd = 0;_nop_();d[2] = P2;rd = 1;}}/*****************主函数*******************/ void main(){uchar a;a4 = 0;a5 = 0;a6 = 0;a = adctrans();while (1){wr = 1;_nop_();wr = 0;_nop_();wr = 1;delayms(1);// 读取转换后的值P2 = 0xff;rd = 1;_nop_();rd = 0;_nop_();d[3] = P2;_nop_();rd = 1;if (d[3]>a)a = d[3];if (a <= 25){a1 = 0;a2 = 0;a3 = 0;}else if (a <= 51) {a1 = 1;a2 = 0;a3 = 0;}else if (a <= 76) {a1 = 0;a2 = 1;a3 = 0;}else if (a <= 102) {a1 = 1;a2 = 1;a3 = 0;}else if (a <= 127) {a1 = 0;a2 = 0;a3 = 1;}else if (a <= 153) {a1 = 1;a2 = 0;a3 = 1;}else if (a <= 178) {a1 = 1;a2 = 0;a3 = 1;a4 = 1;}else if (a <= 204) {a1 = 1;a2 = 0;a3 = 1;a4 = 0;a5 = 1;}else if (a <= 229){a1 = 1;a2 = 0;a3 = 1;a4 = 1;a5 = 1;}else if (a <= 255){a1 = 1;a2 = 0;a3 = 1;a4 = 0;a5 = 0;a6 = 1;}}}2.1.3仿真调试图2.2 输入信号为800uV时的显示图图2.3 输入信号为2mV时的显示图图2.4 输入信号为3.1mV时的显示图图2.5 输入信号为4.1mV是的显示图2.1.4结果分析本次作业的仿真调试结果如图2.2~图2.5所示。
①由图2.2结果表明当输入信号为800uV时（即小于1mV时），其输出信号与输入信号的比值为405mV/400uV=1012.5，结果与题目要求的增益1000近似相等；②由图2.3结果表明当输入信号增加了1mV后，其增益Av=499.5mV/1000uV=499.5，结果近似为500，符合题目要求；③由图2.4的结果表明当输入信号增至3.1mV时，其增益Av=391.5mV/1.5mV=261，结果近似为250，符合题目要求；④由图2.5的结果表明当输入信号增至4.1mV时，其增益Av=256.5mV/2mV=128.25，结果近似为125，符合题目要求。
综上所述，本次作业的设计符合题目要求。
2.2 题目三运用双口RAM或FIFO存储器对教材中图2-22所示的高速数据采集系统进行改造，画出采集系统电路原理图，简述其工作过程。
2.2.1硬件电路图图2.6 运用FIFO存储器改造的采集系统电路原理图2.2.2工作过程IDT7206是IDT公司容量为16K×9的且引脚功能完全兼容的串行FIFO双端口RAM 单向的FIFO双端口存储器。