数字集成电路低功耗设计摘要数字IC的低功耗设计是一个系统问题，必须在设计的各个层次上发展适当的技术，综合应用不同的设计策略，才能达到在降低功耗的同时还能维持较高的系统性能的目的。

本文系统地总结了当前系统级芯片设计中的低功耗技术，并对功耗估计和分析以及不同设计层次的功耗优化方法分别进行了讨论。

关键词数字集成电路功耗估计功耗分析低功耗设计功耗优化1 引言近来，研究人员发现仅仅用时间和面积作为评价系统性能的指标是不够的。

功耗是另一个非常重要的考虑指标。

直到最近，相对于面积和速度指标而言，对功耗的考虑还被放在第二位。

但是，近年来这种考虑方法正在开始改变，对功耗指标重要性的考虑逐渐提高到与面积和速度同等重要的高度。

许多因素推动了这个趋势的发生。

也许最明显的因素就是便携式电子系统的飞速发展。

对于这些便携式电子系统应用，平均功耗已经变成一个最关键的设计指标。

例如，用分立器件所搭建的一个便携式多媒体终端，由于没有进行低功耗的优化设计，其消耗的功率是40瓦。

用先进的镍-金属-氰化物电池供电，每公斤重可以产生的电能约为65瓦*小时，支持这样的终端运行10小时就需要6公斤重电池，这是无法接受的。

甚至用现在比较先进的电池技术如锂离子电池，每公斤重可以产生的电能为100瓦*小时，支持这个多媒体终端运行10小时，也需要4公斤锂离子电池。

因此，如果没有低功耗设计，当前和未来的便携式电子设备要么需要非常重的电池组，要么电池的寿命非常短。

即使对于非便携式的设备而言，减小功耗也会起到非常关键的作用。

例如，进行过性能优化的微处理器，在时钟频率为200MHz~500MHz的情况下，消耗的功耗典型值大约为40瓦~80瓦。

微处理器的速度正在稳步提高，时钟频率已经达到了1GHz。

在这样高的时钟频率下，它们消耗大约300瓦的功率是无法接受的，因为封装和散热设备的成本太高了。

因而，除非功耗大大降低，否则因功耗而产生的热量必须限制封装和VLSI系统的性能。

动态功耗是IC功耗的主要组成部分，但随着深亚微米工艺的发展，之前微不足道的漏电流功耗呈指数级增大，甚至有超越动态功耗的趋势，这也使得新兴低功耗技术的研究显得更加重要和紧迫。

本文将介绍芯片功耗的主要来源、基本概念及其影响因素；针对这些功耗来源和影响因素，本文将分别考虑IC设计中不同抽象层次对电路功耗的影响，并比较各项低功耗技术的效果和存在的问题；此外，对功耗的优化也进行了详细的介绍。

2 功耗估计功耗估计是指估计数字电路的平均功耗。

理想情况下平均功耗应该包括静态功耗和动态功耗，然而在精心设计的CMOS电路中，容性功率占主导地位，因此平均功耗一般指的是容性功耗。

这与模拟为电压降低问题的瞬时功耗或最坏情况功耗的估计有很大不同。

在设计的每一个层次上，从低层的电路级、门级，到高层的结构级(RTL级)和行为级，有相应的功耗估计方法。

电路级的功耗估计工具，是最早发展起来的．它虽然具有精度高的优点，但是速度太慢，不适用于大电路。

另外，此时电路级网单已经生成．即使发现功耗估计的结果不满足要求，修改所花的代价也太大。

因此电路级的功耗估计工具主要用于验证已基本设计完成的电路的指标，而要在电路的综合和优化的过程中，为设计提供功耗评价的标准，则就要运用门级、结构级或行为级的功耗估计工具。

门级功耗估计的方法分为概率方法和统计方法；结构级功耗估计的方法分为基于电路复杂度和基于输入信号变化特征的方法；行为级功耗估计的方法分为随机方法和经验方法，本节将主要阐述门级功耗估计中的概率方法和统计方法，结构级功耗估计中的宏模型方法，以及时序电路的功耗估计2．1 概率方法较早发展起来的门级功耗估计方法是概率方法。

它利用信号的概率信息做功耗估计，不象电路级的功耗估计方法要求用户提供大量的输入信号矢量序列。

在这种方法中，功耗估计公式不再采用对电源电流积分再求平均，而是：P av=1/2f clk·V DD·V SW·∑c n p（x n）（1）其中，f clk是电路的时钟频率；V DD是电源电压；V SW是开关动作时电容电压转换值。

在大部分情况下电容充放电是在0和V DD之间变化，V SW等于V DD。

n是逻辑门的输出节点数；c n是在输出节点x n处的集总电容；p（x n）是在输出节点x n处的信号转换概率。

以上这些参数中，除p（x n）外的其他参数都可由电路本身信息得到．而p（x n）则不仅依赖电路所完成的逻辑功能，还和输入信号的特性有关，功耗估计的关键就是计算p（x n）2．2 统计方法概率方法，如果忽略内部节点的时空相关性，则可以大大提高计算速度，但却牺牲了相当的精度}如果考虑内部节点的相关性，问题又变得很复杂。

统计方法能较好地解决这一矛盾。

该方法中提出的基于Monte Carlo技术的统计模拟方法，对一些随机产生的输入样本做模拟，再用收敛准则判断它们功耗的平均值是否收敛到了平均功耗。

这种方法可以在用户所要求的精度下同时保证速度，但是该方法只能处理功耗是正态分布的情况。

另外，分层采样技术对上述简单采样技术做了改进，它不仅解决了非正态分布问题，而且提高了采样效率。

上面的方法只提供了整体电路的功耗，如果要进一步计算电路中每一个门的功耗则不易得到，原因是收敛准则中的精度要求采用相对误差。

2．3时序电路功耗估计逻辑电路分为组合逻辑电路和时序逻辑电路，以上所提的所有方法都是对组合电路而言的。

由于时序逻辑电路存在反馈，它的功耗估计比组合逻辑电路要复杂。

时序电路中组合电路部分的输入分为外输入和当前状态线输入，当前状态线输入是锬存器的输出，它的当前值与前一周期的值相关，且状态线之间的值也是相关的，即具有时间和空间相关性。

2．4 结构级功耗估计方法由于在结构级上发展功耗估计工具是目前最新的发展趋势，在低层次上提高估计的精度实际已无多大实用价值，而结构级工具虽然牺牲了一部分精度，但求得了更快的速度和效率。

一种方法是基于电路复杂度，电路的功耗等于电路中等效门个数乘以每一个门的功耗。

这类方法所需信息较少，只需要一些工艺参数和等效门个数的信息，但是假设输入信号的统计规律为白噪声，即同一寄存器中每一位的转换概率是相等的。

目前门级和结构级的功耗估计工具应用较为广泛，行为级的功耗估计工具也逐渐发展了起来。

由于在这一层次尚未得到电路结构，所面临的主要问题是精度。

3 电路功耗分析研究低功耗技术，我们首先要分析功耗的来源。

CMOS是当今使用最普遍的IC设计工艺。

在一个CMOS电路中，功耗主要有三部分：P=P Switch+P ShortCircuit+P Leakage (1) =ACV2f+τAVI short+VI leak (2) 其中f是系统的频率；A是跳变因子，即整个电路的平均翻转比例;C是门电路的总电容；V是供电电压；τ是电平信号上升/下降的时间。

公式(1)中，P是一个CMOS电路的总功耗；P Switch是跳变功耗，也叫动态功耗，是器件在工作过程中对电容充放电形成的；P ShortCircuit是短路功耗，也叫直通功耗，是器件在工作时由电源到地形成的通路造成的；P Leakage是漏电流功耗，通常也叫做静态功耗，是由亚阈值电流和反向偏压电流造成的。

图1是这三部分功耗的电路示意图。

由公式(2)可以看出：降低跳变功耗可以通过降低器件的工作电压和工作频率、减小单元器件的负载电容或者降低电路的跳变因子来实现；与短路功耗τAVI short∝τAβ(V dd－V th)3(β由工艺决定) 对应的低功耗技术主要注重如何降低器件的工作电压Vdd、提高晶体管阈值电压Vth以及改善电路工艺等；而漏电流功耗VI leak∝Ve主要受工作电压Vdd、阈值电压V th和器件尺寸W/L等几个参数的影响。

其中V th的减小使得漏电流功耗呈指数级增大，这一点在深亚微米工艺中表现的尤为突出。

4 层次化的低功耗设计CMOS电路的功耗包括以下两部分：静态功耗（Static power）对于基于CMOS的设计，静态电流引起的功耗在深亚微米以前的工艺很低，通常可以忽略。

随着低电压深亚微米工艺的采用，这种情况发生了巨大的变化，为了保证高性能，单元库的设计者通常以较高的静态电流的代价来实现快速的单元电路，这就带来了非常大的静态功耗。

据预测，在工艺的特征尺寸达到0.06μm时，静态功耗将超过系统的动态功耗，即大型芯片在不工作的情况下（没有输入信号）也将达到几十瓦的功耗。

目前最新的Intel CPU已采用Sleep Transistor来降低静态功耗，它的工作原理是对不工作的三极管关闭供给电压，因此彻底消除了静态功耗，当然这也对电路的性能产生不好的影响。

动态功耗（Dynamic power）CMOS电路的动态功耗是电路工作时消耗的功率，或者说是当电路中的电压由于激励信号发生变化时消耗的功率。

动态功耗又由两部分组成，即翻转功耗（switching power）和内部功耗（internal power）。

翻转功耗是指一个驱动元件在对负载电容进行充放电时消耗的功率。

显然，电路电压发转越频繁，这种功耗越大。

因此，翻转功耗是元件输出端驱动的总负载电容和逻辑翻转率的函数。

这部分功耗在CMOS工艺的功耗中是最大的一部分。

动态功耗可用以下公式来表示：P d=∑afCV2式中P d——电路各点功耗的总和；a——该点电路的翻转次数；f——时钟频率；C——该点的电容；V——电压值。

因此，可以看出低功耗设计的基本犯法就是减少a、C和V。

对于某些非关键模块，我们也采用降低频率的方法来降低功耗，但系统的最高工作频率f通常已由系统性能决定，不能更改。

内部功耗是指所有在元件内部消耗的功率。

CMOS电路中的一个门有一个P 型晶体管和一个N型晶体管构成，这两个晶体管总有一个导通一个截止，但在电路发生翻转时会出现瞬时的同时导通的情况，这时会消耗一定的功率，称作短路功耗。

对于那些翻转速度慢的电路，这部分功耗会相当显著。

低功耗设计根据不同的引用有不同的设计目标，应分别考虑：1.高性能的设计，与此同时低功耗是第二位的设计目标，如笔记本电脑的CPU。

2.低功耗是第一位的设计目标，如手持设备芯片。

从上面的简单分析中可以看出，低功耗技术涉及到很多因素，如跳变因子、负载电容、电源电压、工作频率、阈值电压以及器件尺寸等。

低功耗设计就是从这些基本因素出发，在设计的各个阶段综合运用不同的策略以消除或降低诸因素对功耗的影响，以取得更好的低功耗效果。

4.1 工艺级工艺上可以考虑的低功耗技术主要有：降低电源电压，减小晶体管尺寸，增加金属层数以及采用其它特殊工艺等。

电源电压随着工艺水平的提高不断降低，为满足性能的要求，阈值电压也随之不断的降低。

然而，阈值电压的减小会导致泄漏电流呈指数级增长，而且越来越薄的栅氧化层也使得栅沟道泄漏电流不断加大。