1
G7 & & G8 G7 &
1
& G8
J
K
CP
J
K
CP
RD=0，直接置0
SD=0，直接置1
带清零端和预置端的主从 JK触发器的逻辑符号
Q Q Q Q
Q SD SD J CP
Q RD K RD S 1J C 1 1K R
主讲 郭世香
课件可登陆以下邮箱下载：sdly_jllpx@ 登录密码：000000
培训内容
重点掌握各种典型电子电路的功能、 工作原理、性能指标和分析方法。 1、掌握典型组合逻辑电路的分析和 设计方法 2、掌握典型时序逻辑电路的分析与 设计方法 3、集成555定时器应用与电路设计
第3章 时序逻辑电路的分析与设计
Q Q
n 1
Q Q
n
保持 保持
n 1
n
JK=00时不变 JK=01时置0 JK=10时置1
Q
n 1
0 置 0
1 Q
Q
n 1
置 1
n
JK=11时翻转
Q
n 1
翻转
状 态 图
JK = 1 × /
0× /
0
1
× 0/
× 1/
波 形 图
CP J K Q Q
在数字电路中，凡在CP时钟脉冲控制下，根据输 入信号J、K情况的不同，具有置0、置1、保持和 翻转功能的电路，都称为JK触发器。
16
15
14
13
12
11
10
9
16
15
14
13
12
11
10
9
7 4 L S3 7 5 1 2 3 4 5 6 7 8 1 2 3
C C 4042 4 5 6 7 8
1D
1Q (a)
1Q 1G
2Q
2Q
2D G N D
4Q
1Q (b )
1Q
1D C P
PO L
2D VSS
7 4 L S3 7 5 的 引 脚 图
C C 404 的 引 脚 图
CP1、2
POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。
三、主从触发器
1、主从RS触发器
Q Q
工作原理
G1 & & G2
G3 Qm G5
& 从触发器 & Qm & &
G4
CP
0
1 G9
（1）接收输入信号过程 CP=1期间：主触发器控制门G7、 G8打开，接收输入信号R、S，有：
n n Q m 1 S R Q m RS 0
G6
G7
& 主触发器 &
G8
从触发器控制门G3 、G4 封锁，其 状态保持不变。 1
S (a)
R 逻辑电路
CP
Q
Q
G1
&
&
G2
G3 Qm G5
0 1
n 1
置 1
ห้องสมุดไป่ตู้
Q
保持
的次 新态 的： 稳触 定发 状器 态接 。收 输 入 信 号 之 后 所 处
次态Qn+1的卡诺图
RS
Q
n
00 0 1 × ×
01 0 0
11 0 1
10 1 1
特性方程
Q n 1 ( S ) R Q n S R Q n R S 1 约束条件
Q
1
0
Q
R 0
S 1
Q 0 1
&
&
1
0
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
Q
1 0
0 1
Q
R 0
S 1
Q 0 1 不变
Q S CP
Q R 1S C1 1R
S (b )
CP
R
S (c)
CP
R
曾用符号
国标符号
2、主从JK触发器
Q Q
将
S JQ
G1 & & G2
n
R KQ
n
G3 & Qm G5 &
从
&
G4 Qm
代入主从RS触发器的特性方程， 即可得到主从JK触发器的特性 方程：
Q
1 G9
n 1
S RQ JQ JQ
&
&
S
G3 & &
R
G4
Q S CP
Q R 1S C1 1R
S (a)
CP
R (b )
S
CP
R (c)
S
CP
R
逻辑电路
曾用符号
国标符号
CP＝0时，R=S=1，触发器保持原来状态不变。
CP＝1时，工作情况与基本RS触发器相同。
CP 0 1
R × 0 0 0 0 1 1 1 1
S × 0 0 1 1 0 0 1 1
CP 曾用符号
K
J
CP
K
②输入信号J、K之间 没有约束。
③存在一次变化问题。
国标符号
带清零端和预置端的 主从JK触发器
Q Q Q Q
0
G1 SD & &
1
G2
1
G1 & &
0
G2 RD
1
1
G3 & & G4
0
RD
SD
0
1
G3 & & G4
1
0
G5 & &
1
G6 1 G9 G5
1
& &
0
G6 1 G9
0 1 Q
n
置 0
Q Q
n 1
置 1
n 1
翻转
时 序 图
J K Q
逻辑符号
Q Q Q Q
电路特点
①主从JK触发器采用 主从控制结构，从根 本上解决了输入信号 直接控制的问题，具 有 CP＝1期间接收 输入信号，CP下降沿 到来时触发翻转的特 点。
Q J CP
Q K 1J C1 1K
J
Q
n 1
S RQ
n
D DQ
n
D
CP=1期间有效
D = 1/
状 态 图
波 形 图
0/
0
1
1/
0/
CP D Q Q
在数字电路中，凡在CP时钟脉冲控制下，根据输 入信号D情况的不同，具有置0、置1功能的电路， 都称为D触发器。
CP3、4
VCC 4D 4Q 4Q
集成同步D触发器
2G 3Q 3Q 3D VD D 4Q 4D 3D 3Q 3Q 2Q 2Q
3、同步D触发器（D锁存器）
Q Q Q Q Q G1 G2 G1 G2 Q
&
&
&
&
G3 S
& 1 D
& R CP
G4
G3 S
&
& R
G4
1D
C1
D (b )
CP (c)
D
CP 逻辑符号
(a)
D 触发器的构成
D 触发器的简化电路
将S=D、R=D代入同步RS触发器的特性方程，得同步 D触发器的特性方程：
一、基本RS触发器 信号输出端，Q=0、Q=1的状态称0 状态，Q=1、Q=0的状态称1状态，
电 路 组 成 和 逻 辑 符 号
Q
Q
Q
Q
&
&
S
R
S (a) 逻辑图
R (b )
S
R 逻辑符号
信号输入端，低电平有效。
工作原理
Q
0
1
Q
R
S
Q 0
0
& &
1
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成0状态，这种情况称将触发器置0或复位。R端称为触发 器的置0端或复位端。
C C 4044 4 5 6 7 8
1R
1 SA 1S B 1Q (a)
2R
2S
2Q G N D
4Q
NC (b )
1S
1R
EN
1R
1S
VSS
7 4 L S2 7 9 的 引 脚 图
C C 4044 的 引 脚 图
1S
EN＝1时工作 EN＝0时禁止
二、同步触发器
1、同步RS触发器
Q G1 Q G2 Q Q Q Q
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为 波形图 R
S
Q
Q
置1 保持 置1 置0 置1 不允许 置1
基本RS触发器的特点
（1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系， 即有约束条件。