ARM
微处理器硬件架构

ARM
微处理器硬件架构

冯诺依曼结构则是程序空间和数据空间不独立的结构 哈佛结
构是指程序和数据空间独立的体系结构 , 减轻
程序运行时的 访存瓶颈。

典型 PC 机 --冯诺依曼架构
冯· 诺依曼体系的特点
1
）数据与指令都存储在存储器中

2
）被大多数计算机所采用

3） ARM7
——冯诺依曼体系 哈佛体系架构

哈佛体系结构的特点
1)
程序存储器与数据存储器分开

目的是为了
2)
提供了较大的数存储器带宽

3)
适合于数字信号处理

4) 大多数 DSP
都是哈佛结构

5) ARM9
是哈佛结构

CISC ：复杂指令集( Complex Instruction Set
Computer
) 具有大量的指令和寻址方式

8/2 原则： 80% 的程序只使用 20%
的指令 大多数程序只使

用少量的指令就能够运行
RISC ：精简指令集( Reduced Instruction Set
Computer)
在通道中只包含最有用的指令 确保数据通道快

速执行每一条指令 使 CPU 硬件结构设计变得更为简单 流水
线技术： 几个指令可以并行执行 提高了 CPU 的运行效率
内部信息流要求通畅流动 为增加处理器指令流的速度，
ARM7 系列使用 3 级流水线 .
允许多个操作同时处理，而

非顺序执行。

注， PC 指向正被取指的指令，而非正在执行的指令
ARM
处理器内核流水线超标量执行
超标量 CPU 采用多条流水线结构。
超标量体系结构描述一种微处理器设计，它能够在一个时钟
周期执行多个指令。在超标量体系结构设计中，处理器或指
令编译器能够判断指令能独立于其它顺序指令而执行，还是
依赖于另一指令，必须跟其按顺序执行。处理器然后使用多
个执行单元同时执行两个或更多独立指令。超标量体系结构
设计有时称 “ 第二代 RISC” 。 高速缓存
( CACHE )
1
、为什么采用高速缓存 微处理器的时钟频率比内存速度提

高快得多，高速 缓存可以提高内存的平均性能。
2
、高速缓存的工作原理 高速缓存是一种小型、快速的存储

器，它保存部分 主存内容的拷贝。
总线和总线桥存储器系统
RAM
：随机存取存储器

SRAM
：静态随机存储器

DRAM
：动态随机存储器

1) SRAM 比 DRAM
快

2) SRAM 比 DRAM
耗电多

3) DRAM 存储密度比 SRAM
高得多

4) DRAM
需要周期性刷新

ROM
：只读存储器

FLASH
：闪存