The Design and Implementation of Multimode Ｒeceiver for Ｒendezvous and Docking in Space
CHENG Qinglin，HONG Liang，WU Yijie， SHI Yunchi
( Shanghai Institute of Aerospace Electronic Technology，Shanghai 201109 ，China)
多体制接收机中的关键技术是中频信号的 解 调， 该 功 能 由 中 频 解 扩 /解 调 模 块 实 解扩、 现
［1 ］
。考虑到追踪航天器和目标航天器的通信
链路中的码速率、 扩频比不同， 若要采用软件无线 电技术实现三种不同的调制体制的中频信号的解 扩 / 解调功能， 从平台通用化的角度出发可基于相 同的硬件平台加载不同的软件来实现； 从软件功 能模块化的角度出发可对功能相同的模块进行复 用设计， 减少逻辑器件的资源损耗； 从工程继承性 角度出发可涵盖之前的空空通信指标和接口 ， 增 强可靠性。 多体制中频解扩 / 解调模块的主要技术指标： 中频 7X MHz； 采样率 DS_DBPSK： 45． X MHz /56． X MHz， DQPSK： 45． X MHz， DBPSK： 56． X MHz； 载 波最大多普勒频偏 15 kHz。
2
2. 1
需求分析
工作模式需求 1 ） 在执行任务 A 时， 数据通信链路继承二期
扩频模式
非扩频模式
空空通信的通信模式。整个过程中空空通信链路 数据率较低， 综合考虑发射功率和捕获跟踪作用 距离， 应采用扩频方式进行通信。 扩频模式下， 直接序列扩频体制将原始数据 与远高于其码速率的伪噪声序列模二加后生成新 序列， 可明显扩展信号频谱。接收时， 利用伪噪声 序列的自相关特性能将信号能量集中在窄带范围 内， 提高 接 收 信 号 的 信 噪 比， 获得较高的处理
第 20 卷 第 1 期 2014 年 1 月
载 人 航 天 Manned Spaceflight
Vol． 20 No． 1 Jan． 2014
空间交会对接多体制接收机设计与实现
洪 程庆林， 亮， 吴毅杰， 石云墀
（ 上海航天电子技术研究所， 上海 201109 ）
摘要： 空间交会对接时， 空空通信系统需在两个航 天 器 之 间建立 双 向 通 信链路， 完 成 两者 间的 信息交换。在载人航天交会对接任务中， 空空通信 系 统 担负 交会对接 段 以及 撤 离 段航 天 器间 的双向链路数据传输任务。针对不同的任务模式、 分析不同信号的解调模型和算法特点， 基于 软件无线电技术确定本系统的全数字化解调算法和硬件平台设计方案， 实现过程运用复用 / 优 化设计思路， 节省了逻辑资源、 降低了算法复杂 度。 对关键 指 标的 测试表明， 该 设计 可 满 足 空 空通信系统的指标需求。 关键词： 多体制; 数字接收机; 空空通信系统; 交会对接 + 5825 ( 2014 ) 01005807 中图分类号： V443 . 1 ； V526 文献标识码： 文章编号： 1674-
［1 ］ 增益 。 2 ） 在执行任务 B 时， 数据通信链路需要在任 务 A 的基础上增加大量的数据， 双向通道数据量
3
多体制接收机的设计
空空通信机是空间交会对接任务中的核心设 备， 它的内部结构如图 1 所示。 多体制中频接收 机作为空空通信机中的关键部件， 需要把天线接 ＲS 解 收到的信号放大、 数字下变频、 解扩、 解调、 码后送给空空接口
Table 2
通信模式
表 2 空空通信机码速率及调制方式 The bit rate and modulation mode of space to space communicator
航天器 1 发送链路 ＲS 编码后 2． Xkbps 扩频比为 1023 扩频后 2． XXXXMbps 差分 BPSK 调制 ＲS 编码后 5． XXXMbps 不扩频 差分 QPSK 调制 航天器 2 发送链路 ＲS 编码后 2Xkbps 扩频比为 127 扩频后 3． XXXXXMbps 差分 BPSK 调制 ＲS 编码后 3． XXXXXMbps 不扩频 差分 BPSK 调制
系统的应用目标包含航天产品， 对可靠性的 要求非常严格。 减少系统使用的器件种类、 降低 系统的复杂程度， 能够有效的提高系统的可靠性。 综合以上因素， 选择使用“ADC + FPGA ” 的方案 进行设计， 系统的硬件框图如图 2 所示。
ＲS 伪码发生器、 下变频器、 鉴相器、 环路滤波器、 解码解帧等模块组成。每个功能模块在数字域都 有其相对应的模型， 因此所有的功能部件都工作 在数字域， 采用 Verilog HDL 语言编写。 4. 2. 1 扩频模式 扩频模式下多体制接收机需要对发送来的数 BPSK 解调、 ＲS 解码、 据进行解扩、 解帧后输出原
ቤተ መጻሕፍቲ ባይዱ
0701 ； 修回日期： 20131227 收稿日期： 2013）， mail： cnhbcql@ 126． com 作者简介： 程庆林（ 1987研究方向为软件无线电技术。E男， 硕士研究生，
第1 期
等． 空间交会对接多体制接收机设计与实现 程庆林，
59
上设计并实现了一种具有三种解调模式的数字接 收机。在继承二期空空通信接口和通信指标的基 础上扩展了接收机的 DQPSK 解调功能， 提高了应 用广度和可靠性。
［1 ］
。
较大， 应采用非扩频的模式进行通信。 Shift Ke非 扩 频 模 式 下， 相 移 键 控 （ Phaseying ，PSK ） 调制方式具有恒定的包络 、 在给定信 号电平中 有 最 低 误 码 率 、 高效率等特点而被广 泛应用在军 事 和 商 业 通 信 系 统 中 。 QPSK 调 制体制在 相 同 符 号 速 率 情 况 下 码 速 率 是 BPSK
图 2 系统硬件框图 Block diagram of the system hardware
始信息给空空接口
［1 ］
。 根据以上要求， 扩频模式
Fig． 2
下面对硬件平台主要构成进行说明 。 4. 1. 1 模 / 数转换器 模 / 数转换器 （ ADC ） 使 用 的 是 ADI 公 司 生 产的 AD6645 ， 该芯片采用单电源 （ + 3. 3 V ） 供 电， 内置基准和采样保持电路 ， 转换位数 14 bit， 最高工作频率可达 200 MHz， 最大转换速率 105 MHz， 输入的 信 号 带 宽 最 大 可 达 3 GHz， 输出的 数据格式可以设置为二进制补码或偏移二进制 格式 。 接口形式简单 ， 只需提供一个采样时钟 ， 14 位的并行数据即可按时间顺序依次输出［4］。 ADC 的输 入 采 用 差 分 低 压 正 发 射 极 耦 合 逻 辑 （ Low Voltage Positive EmitterCouple Logic ， LVPECL ） 电平 ， AD 转 换 数 据 可 以 截 取 N bit （ N ≤14 ） 或者全部选用 14 bit 作为有效数据 ， 编码 形式为二进制补码 。 4. 1. 2 FPGA FPGA 使用的是 Xilinx 公司的 300 万门 FPGAXC2V3000 ， 1728 Kbit 的 内含 14436 个 Slice、 ＲAM 和 96 个 18 bit × 18 bit 的乘法器［5］， 完全能 够满足应用的需求。 解扩 / 解调过程中的伪码捕 获、 伪码跟踪、 载波捕获、 载波跟踪、 数字变频、 数 字滤波、 数字基带处理以及后续的 ＲS 解码等功 能均由其实现。
表 1 不同任务模式下工作模式和数据率需求 Table 1 The modulation mode and bit rate requirement at different stages
任务模式 任务 A 任务 B 空空通信机工作模式 DBPSK） 扩频模式（ DS非扩频模式 （ DBPSK、 DQPSK） 数据率 / kbps 2 ～ 20 3000 ～ 5000
1
引言
方式进行通信； 空空通信设备任务模式为任务 B 时， 追踪航天器与目标航天器之间双向数据传输 速率较高， 追踪航天器与目标航天器之间空空通 信采用非扩频的差分二相相移键控 （ Differentially Encoded Binary PhaseShift Keying ，DBPSK ） 和差 分正交相移键控 （ Differentially Encoded Quadrature PhaseShift Keying， DQPSK ） 进行通信。 本文 从硬件平台通用化、 软件功能模块化的角度出发， 在基于“FPGA （ Field Programmable Gate Array ） 、 ADC （ Analog Digital Converter ） ” 架构的硬件平台
［2］
Fig． 1
［3］ 调制的 2 倍 ， 拥 有 更 高 的 频 带 利 用 率 。针 对
图 1 空空通信机内部组成 The structure of space to space communicator
双向通信链路需求同时继承二期的通信需求保 留非扩频 DBPSK 调制体制 ， 新增 DQPSK 调制体 制。 表 1 给出了空空通信设备在不同任务模式下 的数据率和工作模式。
2. 2
调制模式和码速率
空空通信设备具有扩频与非扩频两种通信模 式， 表 2 给出了两种通信体制下空空通信机中的 传输速率及调制方式。
60
载人航天
第 20 卷
4
4. 1
多体制接收机的实现
硬件设计
4. 1. 3
时钟源
由于解扩 /解调系统的工作时钟需要根据 不同的 解 调 模 式 发 生 改 变 。 为 了 提 高 系 硬 件 平台的灵活性和 通 用 化 程 度 ， 配置两片频率分 别为45 ． X MHz 和56 ． X MHz 晶振 ， 必要时可配 合 DCM 得 到 不 同 的 时 钟 资 源 以 满 足 系 统 需求 。 4. 2 软件设计 FPGA 软件是接收机的核心， 由并行相关器、