4 结束语
卫星定位接收机基带信号处理模块的芯片化研究是一项以掌握核心技术为目的的研究开发工作 ,它 的开发利用了以先进的设计思想和设计工具搭建起来的通用 GPS信号处理平台 ,使系统灵活性和实用性 大大提高 ,在实现 GPS接收机基本功能的同时 ,多种快速捕获和精确跟踪算法得以在该平台上进行验证 和改进 ,在稍加改动射频前端电路的情况下成为兼容型接收机 ,大大缩短了开发周期 。正因为这些 ,我们 有理由相信它必将对软件接收机的开发产生积极的作用 ,并可将较为成熟的技术应用于 Galileo 系统及我 国的北斗二代系统的研究 。 参考文献
2 基带信号处理模块设计
整个基带数字信号处理模块是由 FPGA 固件来实现 的 。所述模块的 FPGA 内部固件全部由我们自行研制开 发 。其中包括 : 载波 NCO、 码 NCO、 码发生器 、 积分清零单 元等核心单元以及相应的协调工作的必要模块 。以下对 图 1 接收机总体框图 包括码发生器和 NCO 在内的相关器进行描述 。 众所周知 ,任何一个同步捕获电路 ,其核心单元都是检测器 。它可以采用相干方式或者非相干方式 , [1] 可以采用不同的相关器形式 ,例如采用被动式 (匹配滤波器 )或者主动式 (积分清零相关器 ) 。考虑到硬 件实现的可行性 ,如图 2 所示 ,该系统在捕获和跟踪阶段都采用了积分清零相关器 。
3
摘 要 : 论述在 GPS接收机三个功能模块中基带信号处理模块的具体作用 。利用 FPGA 技术的先进性和软件无线 电技术的灵活性开发出具有自主知识产权的功能模块 。介绍其设计实现 ,着重于伪码生成器和 NCO 的实现 ,同时给出 相关的仿真结果 。 关键词 : 全球定位系统 ; 现场可编程门阵列 ; 相关器 ; Gold码 ; 数据振荡器 中图分类号 : P228. 4; TN431. 2 文献标识码 : A 文章编号 : CN11 - 1780 ( 2006 ) 04 - 0013 - 05
2006 年 7 月
遥 测 遥 控
[5]
・1 7 ・ 。
“DUM P ” 信号发生之时 ,并在滑动结束后重新开始新的 CA 码 ,各计数器也全部复位
图 8 码滑动仿真结果 图 9 是载波 NCO 的仿真结果 ,其驱动时钟“clk ” 为 5. 714MHz,频率控制字为 1F7B1B9,其输出频率为 1. 405396845MHz,相位控制字和相 位整调计数在测量值采样时钟 TIC 作用下被锁存 。为便于仿真 , TIC 暂 时设置为 1MHz。整周计数器将相 位累加器溢出的次数记录下来以备 后用 , 对比图中“overflow ” 信号的脉 冲个数和“DCO _Cycle _Count” 寄存 器的值可以看出载波 NCO 的大致 工作情况 。 图 9 载波 NCO 仿真波形
第 27 卷第 4 期
图 2 基带信号处理单元模块图 IF信号进入相关器之后 ,分为同相 ( Ⅰ) 和正交 ( Q ) 支路 , 分别与本地载波 NCO 所产生的本振相乘 , 进行载波剥离 。然后其 I支路和 Q 支路分别与超前 、 即时和滞后三路本地 CA 码相乘 ,进行扩频码剥离本 地产生的三路 CA 码是由在码 NCO 控制下的码发生器产生 ,随后经过 3 位的移位寄存器输出 。设定移位 寄存器时钟速率标称值为 2. 046MHz, 即为码产生器速率的两倍 , 则相关器的超前滞后间隔为半个码 片 。积分部分的积分控制模块包含若干子模块 。 在 FPGA 实现中 ,码控制环路前端模块较为 复杂 ,时序设计也较为繁锁 。它的主要功能模块 包括 : CA 码发生器 、 码 NCO、 码滑动模块 、 码相位 计数 、 历元计数器 、 以及积分清除器 。各个模块 间控制信号的位宽及方向示于图 3。 码发生器和码 NCO 模块是其中的核心模 块 ,这两个模块的性能直接决定了整个码环路前 端模块的性能 。码 NCO 是其他几个模块时钟信 号的来源 ,决定其性能的因素主要有杂散性能 、 输入输出时钟比等 ,其输出时钟用来驱动码发生 器、 码滑动模块 、 码相位计数模块 。码滑动模块 时序的实现也是一大难点 ,它是串行搜索中必不 可少的内容之一 ,它由减法计数器以及各种控制 电路组成 。其主要任务是在计数器回零之前使 码发生器停止工作 ,并在计数期间给积分清除器 和码相位计数器输出一个使能信号 ,表示无效的 工作周期 。而码相位计数器和历元计数器乃是 系统时间的秒内时间标度测量单元 , 分别在码 NCO 输出方波信号和码发生器输出的 DUM P (积 分同步信号 )信号驱动下工作 。
3 10 2 3 6 8 9 10 [ 3 ] 码发生器的逻辑图 ,它生成的多项式分别为 f1 ( x ) = 1 + x + x 和 f2 ( x ) = 1 + x + x + x + x + x + x ,
n
模块在 Reset信号使能之后 ,在频率为 1. 023MHz时钟作用下开始产生 Gold码 。
1 接收机总体框架
从功能角度看 , GPS接收机由射频前端 、 基带数字信号处理模块 、 导航解算及控制模块三个模块组成 。 射频前端模块主要任务是进行射频模拟信号下变频处理 ,同时进行滤波及增益控制 ,最后进行模数变换 , 经过量化之后产生数字信号处理模块所需的数字信号 。数字信号处理模块中首先进行数字下变频处理 , 再经过复数乘法器将中频数字信号变为基带信号 ,最后经过累加积分 ,将各种观测量送出 。导航解算控制 模块主要功能是将收集到的观测量进行处理 ,并给出相应的控制量给数字信号处理模块 ,从而形成闭合环 路 ,同时进行定位解算 。其总体结构示于图 1。
图 4 码产生模块 FPGA 实现图 系统 CA 码序列采用了 Gold 码 ,它是 m ,序列的复合码 , 由两个码长相等 、 码时钟相同的 m 序列优选 对的模 2 和构成 。每改变两个 m 序列相对位移就可以得到一个新的 Gold码序列 。共可以得到一族 2 - 1 个 Gold序列 , GPS系统只选用其中的 32 个作为卫星扩频码 。该系统的 CA 码发生器由两个 10 位移位寄 存器并联 ,将 G1 移位寄存器的输出与经过延时处理的 G2 移位寄存器进行模 2 加构成 。图 5 为并联 Gold
上升沿开始输出所选定的卫星的对应 Gold码 ,为了便于观察 ,我们只给出了相应码的前一小部分 。
图 7 CA 码仿真波形 图 8 的仿真结果是码发生器在码滑动模块作用下进行相位滑动的仿真 ,这里的滑动量为 5,由于其单 位是半码片 ,所以其代表的意思是滑动 2. 5 个码片 。滑动作用时间只是在积分同步信号“DUM P ” 产生之 后才能开始 , 从图 8 中的“FastCLK _out” 信号波形可以看到 , 它被停止了 5 个周期 , 停止的时间是在
概 述
20 世纪 90 年代以来 ,卫星定位技术的应用已经遍及陆地 、 海洋 、 航空和航天等各类军事和民用领域 ,
并已初步形成一个跨学科 ,跨行业的综合性 、 国际性高新技术产业 。在现有的几个卫星导航系统中 , GPS 系统是目前最为完善和用户数量最多的系统 ,对它的研究具有重要的实用价值 。然而 ,只局限于接收机应 用方面的研究是远远不够的 ,国外厂商对于核心技术的垄断与我国目前日益扩大的定位导航市场也是极 不相称的 。所以 , 我们必须自主开发多项核心技术 , 其中包括基带信号处理芯片 。电子设计自动化 ( EDA )技术和可编程逻辑器件 ( PLD )技术的快速发展使得这一设想成为可能 。
[2]
图 3 码环路前端模块
2006 年 7 月 2. 1 CA 码发生器模块
遥 测 遥 控
・1 5 ・
上面所述的模块中 ,尤以 CA 码发生器最为复杂 。考虑到此模块要同时产生 DUM P 信号和 CA 码序 列 ,而 CA 码序列要在码滑动计数器控制下工作 , 故将由码 NCO 产生的驱动时钟分为两路 , 一路产生 DUM P信号 ,另外一路处于码滑动计数器的控制下 。控制信号为图 4 中的“CLK_en ” 信号 。DUM P 信号支 路经过复位模块控制 ,进行 2 分频 ,产生 1. 023MHz的计数时钟 ,并由倒相模块和同步模块控制 ,前者由码 滑动模块的滑动量控制 ,后者由码滑动模块输出的控制量决定 ,最后输出 1023 计数溢出脉冲来作为积分 同步信号 DUM P。 CA 码支路时钟经过复位及选量模块后 , 进入一个由码滑动模块控制的三态门 , 在这里 决定其开关状态 。同样经过 2 分频之后 ,生成码产生核心模块所需要的 1. 023MHz时钟信号 ,最后经过码 片延迟输出到移位寄存器 。在产生码的同时 ,也要像 DUM P 支路一样由同步模块来保证这两个支路的同 步 ,并由 1022 计数器产生滑动允许信号给码滑动模块 。各子模块功能示于图 4。
3 基金项目 : 国家 863 计划资助课题 ( 2004AA133020) ; 北京大学工程研究院平台建设基金项目 。 收稿日期 : 2005 2 09 2 23 收修改稿日期 : 2005 2 11 2 18
・14・
张正 等 , GPS 接收机基带信号处理模块的 FPGA 实现
f0 = FCW
2
L
FCL K
( 5)
图 5 CA 码发生器核心模块逻辑图
当 FCW = 1 时 , 有
f0 = FCL K / 2
L
( 6)
为 DD S的频率分辨率 。 从资源和精度角度考虑 , 该系统载波 NCO 采用了 27 位相位累加器 ,输入时钟 频率为 5. 7142857MH z,故其频率分辨率为
f = ( 1) ( 2)
ω θ △ = π 2 π△ t 2
( 3)
・16・
张正 等 , GPS 接收机基带信号处理模块的 FPGA 实现
第 27 卷第 4 期
θ为一个采样间隔 △ t 之间的 其中 , △ 相位增量 , 采样周期 △ t = 1 / FCL K , 故式 ( 3 ) 可改写成 : θFCL K / 2 π ( 4) f = △ θ 可知 , 若能控制 △ , 就可控制不同的频 θ 率输出 。 △ 受频率控制字 FCW 的控制 , π FCW 2 θ= 即 △ 。 所以 , 改变 FCW 就可得 L 2 到不同的频率输出 f0 , 经过代换处理 , 就得到调谐方程 :