图7－2 时钟信号系统电路原理框图

2、系统电路分析 (1) 2048KHz时钟信号产生电路 电路如图7－4所示。
2 1
SN74LS04 U214:A R202 1K C206 0.01UF R201 1K U214:B
3 4
VCC
J201 2.048MHZ
10 11 12 13
T1024KHZ
SN7408
U209:D
11 5
SN74LS04 U212:C
6
K208 TP225
R1 1 RINT 1 3 2 1
SN7474
SN7408
SN74LS04
K209
图7－10
接收定时信号产生电路
从图中可知,同发送定时信号类同,产生定时信
号的方法也相同,故波形略。需要指出的是， U213:A、B（74LS04）、U203:B(74LS74) 的作用是对接收到的数字基带信号进行整形 输出。 U213:D、E（74LS04）、U210:A （74LS08）、U208:D、E（74LS08）的作 用是用接收使能信号（由软件产生）对接收 时钟1024KHz的选通进行输出。

1、时钟信号系统电路组成
晶 振
2048KHZ
时 钟 分 频 及 定 时 变 换 电 路
8KHZ收 发 分 帧 同 步 信号 256KHZADPCM收 发 时 钟 CLK 1024KHZ突 收 突 发 时 钟 信号
发 送 第 1路 压 缩 定 时 信 号 发 送 定 时 信 号 产生 电 路 发 送 第 2路 压 缩 定 时 信 号 接 收 第 1路 突 收 定 时 信 号 接 收 定 时 信 号 产生 电 路 接 收 第 2路 突 收 定 时 信 号 音 频 信 号 产 生 电路 软 件 使 能 信 号 产生 电 路 输 出 幅 度 、 频 率 均 可 调 的 单 音 频 正 弦 波信 号 发 送 压 缩 使 能 信号 接 收 突 收 使 能 信号
U201-12 U201-11 U201-15 16 1 TP209 U201-15
TP213
U203-5 U203-6
图7－7分频电路及定时变换电路波形图

（3）发送定时信号产生电路
TP216 TP217
U210:C
9 8 10 T F10 24
U206:D
SE NDE N 9 8 T INT 5
U203:B
10 11 12 13 PRE CL K D CL R Q Q 9 8 RADPCMD
SN74LS04
SN74LS04 U209:A
1
SN7474 U212:D
3 2 9 8 RINT 0 R0 1
TP208
1 2 3
VCC 4 3 2 1
U205:A
PRE CL K D CL R 13 Q Q 5 6 12
TP210 (TTL电 平 ) f=2048KHz t f=1024KHz t f=1024KHz t
0
U 2 1 1 :B (Q )
0
U 2 1 1 :B (Q )
0
图7－5 突收、突发工作时钟信号

（2）时钟分频及定时变换电路
TP209
K204
6 5 4 3 2 7 10 9 1
U201 U206:F
U208:F
12
SN74LS04
SN74LS04
SN74LS04 U213:C
RE CE N 5 6 RINT 5
U208:C
6 9
U218:D C204 470P SN74LS04
SN7408 SN74LS04
8
SN74LS04 U213:A
RADPCM 1 2
SN74LS04
VCC
U213:B
3 4
图7－9 发送定时信号波形图

（4）接收定时信号产生电路
K205 TP215
1 2 3
U213:E
R1 02 4KHZ 11 10 9
U213:D SN74LS04
8 R1 02 4 1
U208:E
11 1 0 R1 02 4W R 9
U318:D
8 R1 02 4CL K
U210:A
3 13 2
数 据 缓
ADPCM
CPU
数 据 处 存 单 元 理 单 元
控 制 单 元
发 送 电 路
图7－1数字信号通信实验系统框图
（二）系统时钟信号与信号产生电路

在实验电路或其它电路中，时钟信号是非 常重要的，产生出来的时钟的好坏，将直接 影响着整体电路质量，时钟的不稳、抖动或 产生互相干扰，时钟信号的时序关系不严密， 出现误差等等，对通信电路产生不同程度的 影响。因此，对时钟信号或者是其它定时信 号，必须要有严格的要求，如相位关系，脉 冲占空比定时脉宽。
4
TP219 TP220
TP213
SN74LS04
SN74LS04
CON-8KHZ
8K
TP221
R8K
图7－6 时钟分频及定时变换电路


发送1024KHz方波信号进入倒相器U206:A（74LS04）的输 入端（第1引脚）后，再经过U206:F（74LS04）输出到第一 级分频电路U201（74LS161）中，逐级分频，得到256KHz 的时钟信号，在测试点TP211处可测出波形。将U201 （74LS161）的第15引脚输出的64KHz窄脉冲信号送至第二 级分频电路U202（74LS161）的第7与10引脚，作选通信号。 由于只有在64KHz的窄脉冲期间，分频电路才能有输出。因 此U202的输出经过逐次分频后，通过U203:A（74LS74）与 U204:A（74LS161）U212（74LS04），在U203:A的Q端 输出8KHz作为发送分帧同步信号，端输出反相8KHz作为接 收分帧同步信号。 U208:A（74LS08）的输出8KHz信号作为软定时信号的计数 信号，输送至CPU U215（89C51）的定时器T0、T1。 U210:B（74LS04）是8KHz窄脉冲对256KHz方波进行选 通输出。U206:B、C、E（74LS04）作延时用，对256KHz 方波信号进行延时，克服逻辑竞争现象。
SN7408 U310:C
6 T FE N
SN7404
SN74LS04
U212:A U209:C
VCC 9 1 8 2
TP222
T 0 19 T INT 0 3 2 1
U211:A
4 3 2 1 PRE CL K D CL R Q Q 5 6 1
U207:A
2 3
U207:B
4
10
SN74LS04 SN7408 U209:B
12
SN74161 U212:E
U206:E
11 10 3
10
11
U206:B
4 5
U206:C
6Hale Waihona Puke 256U210:B
4 6 5
SN74LS04
TP218
N256
SN74LS04
C201 470P SN74LS04
C202 SN74LS04 470P
TP214
1
SN7408 U208:A
2 3
U208:B
ADPCM
时 钟 输 入
数 据 缓
CPU
软 定 时 信 号
数 据 处 理 单 元 存 单 元
控 制 单 元
256KHZ
时 钟
分 帧
8K HZ
ADPCM
CODEC
DT
语 音 输 入
平 衡 不 平 衡
发 送
PCM
发 送
ADPCM
语 音 输 出
平 衡 不 平 衡
接 收
PCM
接 收
ADPCM
DT GND SCP RX SCP TX SCP CLK SCP EN DR DR GND
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 TP209 U201-14 U201-13
TP211
1024KHz 512KHZ 256KHZ 128KHZ 64KHZ 64KHZ窄 脉 冲 16 1 16 1 16 1 16 1 16 1 1024KHZ 64KHZ窄 脉 冲 1 15 16 1 15 16 8KHZ窄 脉 冲
8KHZ
4 3 2 1
PRE CL K D CL R
Q Q
P8KHZ 5
6
SN7474
VCC
6 5 4 3 2 7 10 9 1
D C B A CL K E NP E NT L OAD CL R
QD QC QB QA RCO
11 12 13 14 15
VCC
SN74161
13
SN74LS04 U212:F
一、实验目的 1、熟悉该系统的时钟信号与各种定时信号的产 生方法。 2、理解自适应差值脉冲编码调制（ADPCM） 的工作原理。 3、了解大规模集成电路MC145540的电路组成 及工作原理。 4、了解单片机在通信中的应用。 二、实验预习要求 1、复习脉冲编码调制（PCM）实验的内容。 2、预习有关MCS－51单片计算机的原理及应用。 3、预习本实验内容，熟悉实验原理和步骤。
D C B A CL K E NP E NT L OAD CL R QD QC QB QA RCO 11 12 13 14 15
TP211
64KHZ 256KHZ 64KHZ
1 2 3
T1024KHZ
U206:A
1 2 13
128KHZ
12
1024
SN74LS04
SN74LS04