第四章存储器一、填空题1. 计算机中的存储器是用来存放的，随机访问存储器的访问速度与无关。

√2. 主存储器的性能指标主要是、存储周期和存储器带宽。

√3. 存储器中用来区分不同的存储单元，1GB= KB。

√4. 半导体存储器分为、、只读存储器（ROM）和相联存储器等。

√5. 地址译码分为方式和方式。

√6. 双译码方式采用个地址译码器，分别产生和信号。

√7. 若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式，地址译码器有条输出线。

√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。

√9. 存储器芯片并联的目的是为了，串联的目的是为了。

10. 计算机的主存容量与有关，其容量为。

11. 要组成容量为4M×8位的存储器，需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。

12. 内存储器容量为6K时，若首地址为00000H，那么末地址的十六进制表示是。

13 主存储器一般采用存储器件，它与外存比较存取速度、成本。

14 三级存储器系统是指这三级、、。

15 表示存储器容量时KB= ，MB= ；表示硬盘容量时，KB= ，MB= 。

16一个512KB的存储器，其地址线和数据线的总和是。

17 只读存储器ROM可分为、、和四种。

18 SRAM是；DRAM是；ROM是；EPROM是。

19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。

20半导体动态RAM和静态RAM的主要区别是。

21MOS半导体存储器可分为、两种类型，其中需要刷新。

22 广泛使用的和都是半导体③存储器。

前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息。

23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲。

24 单管动态MOS型半导体存储单元是由一个和一个构成的。

25 动态半导体存储器的刷新一般有、和三种方式。

【答案】①集中式②分散式③异步式26 动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在，因此需要定期的不断地进行。

27 闪速存储器能提供高性能、低功耗、高可靠性以及能力，闪速存储器特别适合于微型计算机系统，被誉为而成为代替磁盘的一种理想工具。

28．双端口存储器和多体交叉存储器属于存储器结构。

前者采用技术，后者采用技术。

29. 4体交叉存储器是一种存储器，它有个存储模块，每个模块有它自己的地址寄存器和。

30.有一个4体交叉存储器，但使用时经常遇到连续访问同一存储体的情况，会产结果。

二、选择题1. 计算机的存储器系统是指______。

√A. RAMB. ROMC. 主存储器D. cache，主存储器和外存储器2. 存储器是计算机系统的记忆设备，它主要用来______。

√A. 存放数据B. 存放程序C. 存放数据和程序D. 存放微程序3. 内存若为16兆（MB），则表示其容量为______ KB。

√A. 16B. 16384C. 1024D. 160004. 下列说法正确的是。

√A. 半导体RAM信息可读可写，且断电后仍能保持记忆B. 动态的RAM属非易失性存储器，而静态的RAM存储信息是易失性的C. 静态RAM、动态RAM都属易失性存储器，断电后存储的信息将消失D. ROM不用刷新，但集成度不比动态RAM高，且断电后存储的信息仍能保持5．______ 类型的存储器速度最快?A. DRAMB. ROMC. EPROMD. SRAM6．下面是关于PC计算机主存储器的一些叙述：①主存储器的基本编址单元的长度为32位②主存储器也称为内存，它是一种动态随机存取存储器③目前市场上销售的PC机的内存容量最多能达到64MB④ PC机的内存容量一般是可以扩大的其中正确的是______ 。

A．①和③ B. ①、③和④ C. ①、②、③和④ D. ②和④7．动态RAM的刷新是以______ 为单位进行的。

A. 存储单元B. 行C. 列D. 存储矩阵8. 可编程的只读存储器______ 。

A. 不一定可以改写B. 可以改写C. 不可以改写D. 以上都不对9. 组成2M×8位的内存，可以使用______ 。

A. 1M×8位进行并联B. 1M×4位进行串联C. 2M×4位进行并联D. 2M×4位进行串联10. 若SRAM芯片的容量是2M×8位，则该芯片引脚中地址线和数据线的数目之和是______ 。

A. 21B. 29C.18D. 不可估计11. 若RAM中每个存储单元为16位，则下面所述正确的是______ 。

A. 地址线也是16位B. 地址线与16无关C. 地址线与16有关D. 地址线不得少于16位12. RAM芯片串联时可以______ 。

A. 增加存储器字长B. 增加存储单元数量C. 提高存储器的速度D. 降低存储器的平均价格13. RAM芯片并联时可以______ 。

A. 增加存储器字长B. 增加存储单元数量C. 提高存储器的速度D. 降低存储器的平均价格14. 存储周期是指______。

√A. 存储器的读出时间B. 存储器进行连续读和写操作所允许的最短时间间隔C. 存储器的写入时间D. 存储器进行连续写操作所允许的最短时间间隔15. 下面所述不正确的是______ 。

A. 随机存储器可随时存取信息，掉电后信息丢失B. 在访问随机存储器时，访问时间与单元的物理位置无关16. 某一动态RAM芯片其容量为16K×1，除电源线、接地线和刷新线外，该芯片的最小引脚数目应为______ 。

A. 16B. 12C. 1817. 某RAM芯片，其存储容量为1024×16位，该芯片的地址线和数据线数目分别为______。

A. 10，16B. 20，4C. 1024，4D. 1024，1618. 某计算机字长16位，其存储容量为2MB，若按半字编址，它的寻址范围是______。

A. 0~8M-1B. 0~4M-1C. 0~2M-1D. 0~1M-119. 某计算机字长32位，存储容量是8MB，若按双字编址，它的寻址范围是______。

A. 0~256K-1B. 0~512K-1C. 0~1M-1D. 0~2M-120．下列关于存储器的描述，正确的有______ 。

A. CPU访存时间由存储器容量决定B. ROM和RAM在存储器中是统一编址的C. ROM中任一单元可随机访问D. DRAM是破坏性读出，因此需要读后重写21. 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是______。

A. DRAMB. SRAMC. 闪速存储器D. EPROM21. 多总线结构的计算机系统采用______方法，对提高系统的吞吐率最有效。

A. 多口存储器B. 提高主存速度C. 交叉编址多模块存储器D. cache22. 闪速存储器称为______。

A. 光盘B. 固态盘C. 硬盘D. 软盘23. 双端口存储器所以能高速进行读写，是因为采用了______。

A. 高速芯片B. 两套相互独立的读写电路C. 流水技术D. 新型器件24. 双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同25. 交叉存储器实质上是一种______存储器，它能_____执行______独立的读写操作。

A. 模块式，并行，多个B. 模块式，串行，多个C. 整体式，并行，一个D. 整体式，串行，多个26. 在某CPU中，设立了一条等待（WAIT）信号线，CPU在存储器周期中T的下降沿采样WAIT线，则下面的叙述中正确的是______。

A. 如WAIT线为高电平，则在T2周期后不进入T3周期，而插入一个TW周期；B. TW周期结束后，不管WAIT线状态如何，一定转入T3周期；C. TW周期结束后，只要WAIT线为低，则继续插入一个TW周期，直到WAIT线变高，才转入T3周期；D. 有了WAIT线，就可使CPU与任何速度的存储器相连接，保证CPU与存储器连接时的时序配合；三、简答题1、存储元、存储单元、存储体、存储单元地址这几个术语有何联系和区别？√2. 简述存储器芯片中地址译码的方式。

√3. 针对寄存器组、主存、cache、光盘存储器、软盘、硬盘、磁带，回答以下问题：√①按存储容量排出顺序（从小到大）；②按读写时间排出顺序（从快到慢）。

4. 说明SRAM的组成结构；与SRAM相比，DRAM在电路组成上有什么不同之处？5. DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？6. 静态MOS存储元、动态MOS存储元、双极型存储元各有什么特点？7. ROM与RAM两者的差别是什么？指出下列存储器哪些是易失性的？哪些是非易失性的？哪些是读出破坏性的？哪些是非读出破坏性的？动态RAM，静态RAM，ROM，Cache，磁盘，光盘8. 下列各种存储器中，哪些是易失性存储器？哪些是非易失性存储器？磁盘，DRAM，ROM，磁带，光盘，SRAM，EPROM，PROM，EEPROM9. 指令中地址码的位数与直接访问的存储器空间和最小寻址单位有什么关系？字寻址计算机和字节寻址计算机在地址码的安排上有何区别？PC系列微机的指令系统可支持对字节、字、双字、四倍字的运算，试写出在对准边界时，字节地址、字地址、双字地址和四倍字地址有何特点？10. 目前微机中使用的半导体存储器包括哪几种类型？它们各有哪些特点？分别适用于什么场合（请从存取方式、制造工艺、速度、容量等各个方面讨论）？人们通常所说的内存是指这其中的哪一种或哪几种类型？11 若存储器的MDR为32位，读写周期为0.25μs，求存储器的带宽。

12 欲设计具有64K×2位存储容量的芯片，问如何安排地址线和数据线引脚的数目，才能使两者之和最小。

请说明有几种解答。