2020年光刻胶行业分析报告
2020年4月
以史为鉴，看半导体材料皇冠上的明珠
半导体工业自上世纪 40-50 年代诞生至今，已经历了 70 余年的发展，从最初的宏观电子管、晶体管发展到
如今的 7-10nm，甚至 5nm 工艺节点，芯片结构也由单层结构发展到如今的十余层结构。其突飞猛进的发展离不
开光刻工艺的进步。而光刻工艺的进步，必然伴随着光刻机、光源、光刻胶等关键设备、材料的配套发展。
我国半导体工业中，下游设计已经能够进入全球第一梯队，中游晶圆制造也在迎头赶上，而上游设备及材
料领域与海外龙头仍存在较大差距。以半导体材料中技术难度最大的光刻胶为例，i 线/g 线光刻胶的产业化始于
上世纪 70 年代，KrF 光刻胶的产业化也早在上世纪 80 年代就由 IBM 完成，而我国光刻胶企业目前仅北京科
华微电子实现了 KrF 光刻胶的量产供货，光刻胶行业与海外最先进水平有近 40 年的差距，不可谓不大。
以史为鉴，本文通过梳理海外光刻胶行业的发展，以及日本光刻胶行业在起步较晚的情况下，最终超越美
国成为后起之秀的过程，结合半导体产业链的转移，对国内光刻胶行业的发展进行总结分析，并总结相应的投
资逻辑。
1
图 1：典型芯片结构及各层材料示意图
资料来源：维基百科、市场发展部
表 1：Intel 制程时间线
时间 晶圆尺寸 节点 金属层数 微架构 Gate Interconnects 属性
介电层
闸极长度
介电层 SiO2
10.0 µm
SiO2 1972 10 µm 1 4004
1974
1976 8 µm
6 µm 1
1 闸极长度
介电层 8.0 µm
SiO2
8080
闸极长度 6.0 µm
2
时间 晶圆尺寸 节点 金属层数 微架构 Gate Interconnects 属性
介电层 介电层厚度
工作电压
闸极长度
CPP 70 nm
5 V SiO2
8085,
8086,
8088,
80186 SRAM 1120 µm² 1977 3 µm 1
3.0 µm
7 µm MMP
介电层
SRAM 11 µm
SiO2 介电层厚度
工作电压
闸极长度
CPP 40 nm
5 V 1740 µm² 1979
1982
1987
1989
1991
1993
1995
1997
1998 2 µm 1
1
2
3
4
4
4
5
5 2.0 µm
5.6 µm
25 nm
5 V MMP
介电层
SRAM 8 µm
SiO2 介电层厚度
工作电压
闸极长度
CPP 951.7 µm² 80286,
80386 6 寸
6 寸
6 寸
6 寸
8 寸
8 寸
8 寸
8 寸 1.5 µm
1.0 µm
0.8 µm
0.6 µm
0.5 µm
0.35 µm
0.25 µm
0.25 µm 1.5 µm
4.0 µm MMP
介电层
SRAM 6.4 µm
SiO2 介电层厚度
工作电压
闸极长度
CPP 5 V 220 µm² 80486
80486 1.0 µm
MMP
介电层
SRAM 介电层厚度
工作电压
闸极长度
CPP 15 nm
4 V SiO2
111 µm²
800 nm
1.7 µm
8 nm MMP
介电层
SRAM 2 µm
SiO2 介电层厚度
工作电压
闸极长度
CPP 3.3 V 80486,
P5 600 nm
MMP
介电层
SRAM 1.4 µm
SiO2 介电层厚度
工作电压
闸极长度
CPP 8 nm
3.3 V 44 µm² P5
P6
P6
P6 500 nm
MMP
介电层
SRAM 介电层厚度
工作电压
闸极长度
CPP 6 nm
2.5 V SiO2
20.5 µm²
350 nm
920 nm
4.08 nm
1.8 V MMP
介电层
SRAM 880 nm
SiO2 介电层厚度
工作电压
闸极长度
CPP 10.26 µm²
200 nm
500 nm
4.08 nm
1.8 V MMP
介电层
SRAM 640 nm
SiO2 介电层厚度
工作电压
闸极长度
CPP 9.26 µm²
200 nm
475 nm
2.0 nm
1.6 V MMP
介电层
SRAM 608 nm
SiO2 介电层厚度
工作电压
闸极长度
CPP 5.59 µm² 1999
2001 8 寸
8 寸 0.18 µm
0.13 µm 6
6 NetBurst
130 nm
480 nm
1.4 nm
1.4 V MMP
介电层
SRAM 500 nm
SiO2 介电层厚度
工作电压
闸极长度 Pentium M 2.45 µm²
70 nm
3
时间 晶圆尺寸 节点 金属层数 微架构 Gate Interconnects 属性
CPP
介电层厚度
工作电压
闸极长度
CPP 336 nm
1.2 nm
1.2 V MMP
介电层
SRAM 345 nm
SiO2
1.00 µm² 2003 12 寸 90 nm 7 Pentium M
50 nm
260 nm
1.2 nm MMP
介电层
SRAM 220 nm
SiO2 介电层厚度
工作电压
闸极长度
CPP Core,
Modified
Pentium M 0.570 µm² 2005
2007
2009 12 寸
12 寸
12 寸 65 nm
45 nm
32 nm 8
9 35 nm
220 nm
1 nm MMP
介电层
SRAM 210 nm
High-κ 介电层厚度
工作电压
闸极长度
CPP 0.346 µm² Penryn,
Nehalem 25 nm
160 nm
1 nm MMP
介电层
SRAM 180 nm
High-κ 介电层厚度
工作电压
闸极长度
CPP Westmere,
Sandy
Bridge 0.75 V
30 nm 0.148 µm² 10
112.5 nm
0.9 nm MMP
介电层
SRAM 112.5 nm
High-κ 介电层厚度
工作电压
闸极长度
CPP 0.75 V
26 nm
90 nm
60 nm
8 nm 0.092 µm²
Ivy Bridge,
Haswell 2011
2014
2019 12 寸
12 寸
12 寸 22 nm
14 nm
10 nm 11
MMP 80 nm
Pfin
Wfin Hfin 34 nm
High-κ 介电层厚度
工作电压 介电层
SRAM 0.70 V 0.0499 µm² Broadwell,
Skylake,
Kaby Lake,
Coffee 闸极长度
CPP 20 nm
70 nm
42 nm
8 nm 12
MMP 52 nm
Lake Pfin
Wfin Hfin 42-46 nm
High-κ 介电层厚度 介电层
SRAM Cannon
Lake,
Icelake,
Tigerlake,
Sapphire
Rapids 工作电压
闸极长度
CPP 0.70 V
18 nm
54 nm
34 nm
7 nm 0.0312 µm²
12-13
MMP
Hfin 36 nm
Pfin
Wfin 44-55 nm
Granite
Rapids 2021
2024 12 寸
12 寸 7 nm
5 nm
资料来源：Intel、市场发展部
4