锁存器和触发器
1．分析图1所示电路的功能，列出功能表。

图1
2．若图2 a所示电路的初始状态为Q = 1，E、S、R端的输入信号如图2 b 所示，试画出相应Q和Q端的波形。

S
G3 Q
Q
E
R
S
(a) (b)
图2
3．试用1片八D锁存器74HC373设计一个能锁存两位BCD码信号的锁存电路。

假定三态输出使能端OE=0，锁存器原输出Q7Q6Q5Q4Q3Q2Q1Q0=10010100（94D），而输入为D7D6D5D4D3D2D1D0=10010101（95D），画出锁存器锁存新数据前、后使能端LE应输入的波形和相应Q
的波形。

4．触发器的逻辑电路如图4所示，确定其应属于何种电路结构的触发器。

9 Q Q
图4
5．上升沿触发和下降沿触发的D触发器逻辑符号及时钟信号CP
（CP）和D 的波形如图5所示。

分别画出它们的Q端波形。

设触发器的初始状态为0。

D D
D
CP（CP）
图5
6．设下降沿触发的JK触发器初始状态为0，CP、J、K信号如图6所示，试画出触发器Q端的输出波形。

J
K
图6
7．逻辑电路如图7所示，试画出在CP作用下，φ0、φ1、φ2和φ3的波形。

图7
8．电路如图
8所示，设各触发器的初态为
0，画出在CP脉冲作用下Q端波
形。

Q1
Q1
3
Q3
4
Q4
CP
(a) (b) (c) (d)
图8
9．逻辑电路如图9所示，已知CP和X
的波形，试画出Q1和Q2的波形。

触发
器的初始状态均为0。

X
1
X
图9
10．两相脉冲产生电路如图10所示，试画出在CP作用下φ1、φ2的波形，并
说明φ1和φ2的时间关系。

各触发器的初始状态为0。

φ2
图10。