目录1．目的与任务 (1)2.教学内容基要求 (1)3.设计的方法与计算分析 (1)3.1 74H C138芯片简介 (1)3.2 电路设计 (3)3.3功耗与延时计算 (6)4.电路模拟 (14)4.1直流分析 (15)4.2 瞬态分析 (17)4.3功耗分析 (19)5.版图设计 (19)5.1 输入级的设计 (19)5.2 内部反相器的设计 (19)5.3输入和输出缓冲门的设计 (22)5.4内部逻辑门的设计 (23)5.5输出级的设计 (24)5.6连接成总电路图 (24)5.3版图检查 (24)6.总图的整理 (26)7.经验与体会 (26)8.参考文献 (26)附录 A 电路原理图总图 (28)附录B总电路版图 (29)集成1. 目的与任务本课程设计是《集成电路分析与设计基础》的实践课程，其主要目的是使学生在熟悉集成电路制造技术、半导体器件原理和集成电路分析与设计基础上，训练综合运用已掌握的知识，利用相关软件，初步熟悉和掌握集成电路芯片系统设计→电路设计及模拟→版图设计→版图验证等正向设计方法。

2. 教学内容基本要求2.1课程设计题目及要求器件名称：3-8译码器的74HC138芯片 要求电路性能指标：⑴可驱动10个LSTTL 电路（相当于15pF 电容负载）； ⑵输出高电平时，OH I ≤20uA,min,OH V =4.4V; ⑶输出低电平时，OLI ≤4mA ，manOL V , =0.4V⑷输出级充放电时间r t =ft ，pdt ＜25ns ；⑸工作电源5V ，常温工作，工作频率workf =30MHZ ，总功耗maxP =15mW 。

2.2课程设计的内容 1. 功能分析及逻辑设计； 2. 电路设计及器件参数计算；3. 估算功耗与延时；4. 电路模拟与仿真；5. 版图设计；6. 版图检查：DRC 与LVS ；7. 后仿真(选做)；8. 版图数据提交。

2.3课程设计的要求与数据1. 独立完成设计74HC138芯片的全过程；2. 设计时使用的工艺及设计规则： MOSIS:mhp_ns5；3. 根据所用的工艺，选取合理的模型库；4. 选用以lambda(λ)为单位的设计规则；3. 设计的方法与计算分析3.1 74HC138芯片简介74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL 系列图3-1 74HC138管脚图表3-1 74HC138真值表由于74HC138芯片是由两个2-4译码器组成，两个译码器是独立的，所以，这里只分析其中一个译码器。

由真值表可以看出，Cs为片选端，当其为0时，芯片正常工作，当其为1时，芯片封锁。

A1、A0为输入端，Y0-Y3为输出端，而且是低电平有效。

分析其逻辑功能，可以得到逻辑表达式：图3-2 74HC138逻辑图3.2 电路设计本次电路设计采用的是ml2_typ.md 模型的各参数。

其参数如下： N 管：oxε =3.9×8.85×1210-F/mNμ=700410-⨯Vsm /2m t ox μ1.0= V V tn 0.1= P 管：oxε=3.9×8.85×1210-F/m Vs m p /1030024-⨯=μm1.0μ=ox t V V tp 0.1-=3.2.1输出级电路设计据要求，输出级等效电路如图3-3所示，输入Vi 为前一级的输出，可认为是理想的输出，即iLV =SS V ,iHV =DD V 。

图3-3 输出级等效电路⑴输出级N 管N(W/L)的计算当输入为高电平时，输出为低电平，N 管导通，后级TTL 有较大的灌电流输入，要求OLI ≤4mA ，manOL V ,=0.4V ，依据MOS 管的理想电流统一方程式：])()[()(2221D T G S T G LW t ds V V V V V V I oxox -----⋅⋅⋅=με可以求出N(W/L)的值。

其主要计算如下:()()[]222d tn g S tn g n ox ox dsn NV V V V V V t I L W -----=⎪⎭⎫⎝⎛με=4.06.71070085.89.351.0104103⨯⨯⨯⨯⨯⨯⨯⨯--≈109 ⑵输出级P 管()pL W/的计算当输入为低电平时，输出为高电平，P 管导通。

同时要求N 管和P 管的充放电时间fr t t =，分别求出这两个条件下的()min,/P L W极限值，然后取大者。

①以OHI ≤20uA,VV OH 4.4min ,=为条件计算()min,/P L W极限值，用MOS 管理想电流方程统一表达式：])()[()(2221D T G S T G LW t ds V V V V V V I oxox -----⋅⋅⋅=με可以求出()pL W/的值。

其主要计算如下：()()[]222dtp g s tp g p ox ox dsp P V V V V V V t I L W -----=⎪⎭⎫⎝⎛με=()22412664.34103501085.89.3101.010202-⨯⨯⨯⨯⨯⨯⨯⨯⨯----≈0.75≈1②N 管和P 管的充放电时间r t 和ft 表达式分别为()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅⋅=ddtn dd tn dd tn dd dd tn n n ox ox L fV V V V V V V V V W L t C t 2019ln 11.022με()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅⋅=⋅dd tp dd tpddtp dd ddtp p p ox ox L r V V V V VVV V V W L t C t 2019ln 11.022με以fr t t =计算()min,/P L W的值。

其计算如下：设()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅=ddtn dd tn ddtn dd dd tn n n ox oxV V V V V V V V V W L t Kn 2019ln 11.022με()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅=⋅dd tp dd tpddtpdd dd tp p pox oxV V V V VV V V V W L t Kp 2019ln 11.022με由fr t t =，故有()()()⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅dd tp dd tpddtpdd dd tp p pV V V V VV V V V W L 2019ln 11.0221μ代入数据，化简可以得=⎪⎭⎫ ⎝⎛p W L n W L ⎪⎭⎫ ⎝⎛37，代入109=⎪⎭⎫ ⎝⎛nL W 255=⎪⎭⎫⎝⎛PL W比较两种方法的P L W ⎪⎭⎫ ⎝⎛，取其中的最大值，即取255=⎪⎭⎫⎝⎛PL W()()()=⎥⎦⎤⎪⎪⎭⎫ ⎝⎛--+⎢⎣⎡--⎪⎭⎫ ⎝⎛⋅ddtn dd tn ddtn dd dd tn n n V V V V V V V V V W L 2019ln 11.0221μ3.2.2内部基本反相器中的各MOS 尺寸的计算内部基本反相器如图3-4所示，它的N 管和P 管尺寸依据充放电时间r t 和ft 方程来求。

关键点是先求出式中的L C (即负载)。

图3-4 内部反相器它的负载由以下内部反相器（如右图所示）的负载由CL 以下三部分电容组成：①本级漏极的PN 结电容CPN ；②下级的栅电容Cg ；③连线杂散电容CS 。

①本级漏极PN 结电容CPN 计算 C PN ＝C j ×（Wb ）+C jsw (2W+2b)其中C j 是每um 2的结电容，Cjp 是每um 的周界电容，b 为有源区宽度，可从设计规则获取。

在这里，最小孔为2λ×2λ，孔与多晶硅栅的最小间距为2λ，孔与有源区边界的最小间距为2，则取b ＝6λ。

总的漏极PN 结电容应是P 管 的和N 管的总和，即：C PN ＝（C j,n ×W N ＋C j,p ×W P ）b ＋C jsw ,n ×(2W N ＋2b)+ C jsw ,p ×(2W P ＋2b)采用的模型参数有：24./102m F C N j -⨯= m F C n jsw /1019.-⨯=24./102m F C P j -⨯= m F C P jsw /1019.-⨯=代入数据到PN C 的式子得)103.0622(10)103.0622(10103.06)102102(6969644-------⨯⨯⨯++⨯⨯⨯+⨯+⨯⨯⨯⨯+⨯⨯=P N P N PN W W W W C = 15910102.7))(102106.3(---⨯++⨯+⨯N P W W =F W W P N 159102.7)(1036.2--⨯++⨯ ②栅电容Cg 计算1471226,,1053.41011085.89.3)106.0()255109()()(----⨯=⨯⨯⨯⨯⨯⨯+=+=⎪⎪⎭⎫ ⎝⎛+⎪⎪⎭⎫ ⎝⎛=+=ox ox P N oxox p ox oxN P g N g g t L W W t A tA C C C εεε③连线杂散电容Cs一般C PN ＋C g ≈10C S ，可忽略C S 作用。

所以，内部基本反相器的总负载电容L C 为上述各电容计算值之和。

即有149141591025.5)(1036.21053.4102.7)(1036.2-----⨯++⨯=⨯+⨯++⨯=+=P N P N g PN L W W W W C C C根据tr=tf=2.5ns 的条件 P N W W 73=Np W W 37=。

[]λλ42.3106.974.0106.0)1025.57101036.2(10385.89.3105.274.0106.010385.89.31025.5)(1036.2105.274.0103001085.89.3101025.5)(1036.2105.27614914261414942412714949≈=⨯=⨯⨯⨯⨯+⨯⨯=⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯⨯++⨯=⨯⨯⎪⎭⎫ ⎝⎛⨯⨯⨯⨯⨯⨯⨯++⨯=⨯-----------------p p p P P N PP N W W W W W W W L W W 即224==⎪⎭⎫⎝⎛λλP L W 1273=⨯=⎪⎭⎫⎝⎛NL W 由于仿真时候阈值电压过小，所以把宽长比都调为43.2.3 内部逻辑门MOS 尺寸的计算，内部反相器，与非门，内部反相器，与非门＝＝P P 4⎪⎭⎫⎝⎛⎪⎭⎫ ⎝⎛⎪⎭⎫⎝⎛⎪⎭⎫ ⎝⎛L W L W L W L W N N代入内部反相器的宽长比，可以算出逻辑MOS 尺寸：244P P =⎪⎭⎫⎝⎛⎪⎭⎫ ⎝⎛=⎪⎭⎫⎝⎛⎪⎭⎫ ⎝⎛，内部反相器，与非门，内部反相器，与非门＝＝L W L W L W L W N N为了方便绘图，把与非门的pmos宽长比设定为4图3-5 内部逻辑门电路3.2.4输入级设计由于本电路是与TTL兼容，TTL的输入电平V iH可能为2.4V，如果按正常内部反相器进行设计，则N1、P1构成的CMOS将有较大直流功耗。