精品文档 . 太原科技大学 数字电子技术 课程试卷 B 卷
一、单选题（20分，每小题1分）请将本题答案全部写在下表中 题号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 答案 B A D C A B A D C B B A D C C 1、8421BCD码10000001转化为十六进制数是( )。 A、15 B、51 C、81 D、18 2、n位二进制数的反码或其原码，表示的十进制数是( )。
A、21n B、2n C、12n D、2n 3、TTL与非门多余输入端的处理是( )。 A、接低电平 B、任意 C、 通过 100W电阻接地 D、通过 100kW电阻接地
4、OD非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A、高电平 B、低电平 C、开路 D、不确定 5、与()YABA=ee相等的逻辑函数为（ ）。 A、YB= B、YA= C、YAB=? D、YAB=e 6、下列(,,)FABC函数的真值表中1Y=最少的为( )。
A、YC B、YABC C、YABC D、YBCC 7、( )是组合逻辑电路的特点。 A、输出仅取决于该时刻的输入 B、后级门的输出连接前级门的输入 C、具有存储功能 D、由触发器构成 8、半加器的两个加数为A和B，（ ）是进位输出的表达式。
A、AB B、AB+ C、AB D、AB 9、欲使JK触发器1nQQ+=，J和K取值正确的是（ ）。 A、,JQKQ== B、JKQ== C、0JK== D、,1JQK== 10、字数为128的ROM存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A、8，8 B、8，7 C、4，7 D、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A、0000 B、0001 C、0011 D、0010 12、要用1K×8的RAM扩展成8K×16的RAM，需选用( )译码器。 A、 3线-8线 B、2线-4线 C、1线-2线 D、4线-16线
题 号 一 二 三 四 五 六 七 八 九 十 总 分 分 数 精品文档
. 13、施密特触发器可以把（ ）波形变换成（ ）波形。 A、正弦，三角 B、矩形，三角 C、三角，方波 D、正弦，矩形 14、555定时器可以组成的多谐振荡器，Vcc=9V，则电容器电压Uc最大为（ ），可以通过改变（ ）改变Uc的大小。 A、6V，充电回路电阻、电容值 B、3V，充电回路电阻、电容值 C、6V，Vcc D、3V，Vcc 15、八位的逐次比较式A/D转换器完成一次转换的时间为0.08 s，其时钟信号频率（ ）Hz A．60 B．80 C．100 D．120 二、化简题（10分，每小题5分）要求有详细的解题步骤 1、用公式法将函数式1F化简为最简与或式； 2、用卡诺图化简法化简2F
1()()()FABCDABABCADBCgg
(2分) 三、(10分)判断图题3所示各电路为TTL或CMOS结构时的输出是高电平还是低电平，并将结果填入表 题3中。 & =1
IH V
50KΩ
1
500ΩIH
V
VCC
IHV&3kΩVCC
50kΩVCC
Y2Y3Y
4
Y5
(a)(b)(d)(c)图 题3.1 &VCC IHVY ILV(e)1100kΩ
表 题3.1 图(a) 图(b) 图(c) 图(d) 图(e) TTL结构 高阻态(1分) 低电平(1分) 高电平(1分) 高电平(1分) 高电平(1分) CMOS结构 高阻态(1分) 低电平(1分) 低电平(1分) 高电平(1分) 低电平(1分)
四、(10分)M为三位二进制数，设计一个具有数据范围指示功能的组合逻辑电路，使之能区分下列三种情况：①0≤M≤2；②3≤M≤5；③6≤M≤7；设构成M的三位二进制数分别为A、B、C，其中A为高位，C为地位；对应与①、②、③三种情况的输出为X、Y、Z，且高电平（逻辑“1”）代表M在范围内。 要求： 1、根据题目要求进行逻辑抽象，列写逻辑真值表和函数式； 2、在图 题4.1中用3线-8线译码器74LS138实现逻辑函数。 解：1、逻辑真值表如表 题4.1所示（2分）；函数式为下式。2、74LS138实现逻辑函数如图 题4.1所示。（5分） ,,XABCABCABCYABCABCABCZABCABC=++=++=+（3分）
()()()()(2)()0(3)ABCABCADBCABCADBCABCADBCABCDABCABCggg分
分
2(,,,)(0,1,2,8,10,12,13,14,15)FABCDmABBDABC（3分）F2
ABCD
00011110
0001111011111111
1精品文档
. 表 题4.1
五、(15分)写出如图2所示电路的驱动方程、状态方程、输出方程、状态表和状态图，并按照所给波形画出输出端Y的波形（Q 初值为0），并说明是何种状态机（摩尔、梅里）。
C1JK=1
1AY
CLKQ
Q
图 题5.1
CLKAQ
图 题5.2Y
表 题5.2 解：驱动方程：JKAQ（2分） 状态方程：1nQAQQ（2分） 输出方程YQA（2分） 梅里型（2分） 状态表如表题5.2所示：（2分）
状态图如图题5.3所示。（2分）输出的波形图如图题5.2所示。（3分。Q： 2分；Y： 1分） 六、(10分)试用JK触发器设计一个同步2位二进制（四进制）加法计数器。要求画出状态图、列写状态表、写出驱动方程并在图题6.1中完成逻辑图。 表 题6.1
11Q1Q0000110图 题6.2
C1JKQC1JK
Q
图 题6.1CLKFF0FF1
01
1
A B C X Y Z 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 1 0 0 1
A Q Qn+1 Y 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0
Q1Q0 1110nnQQ++ 00 01 01 10 10 11 11 00
Q00/11/01/00/01A/Y
图 题5.3
A1
A0
图题4.1
A2
S2
S3S1Y0Y1Y2Y3Y4Y5Y6Y7
74LS138
ABC
1
&
&X
Y&Z精品文档
. 解：状态图如图题6.2所示(2分)；状态表如表题6.1所示(2分)； 驱动方程为11110100101011022,(2),1(2)nnQQQQQQQQQQJKQJK++=+=+?===分分；逻辑图如图题6.1所示(2分)。
七、(10分)试说明图题7.1所示由十进制计数器74LS160（异步清零，同步置数功能）构成的计数器为多少进制，为同步级联还是异步级联方式？试使用两片16进制计数器74LS161（异步清零，同步置数功能）采用异步级联、整体清零法组成相同进制数的计数器，设计数器初始状态QD QC QB QA =0000。
CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLRCLK
74LS160图 题7.1
CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLR
74LS160111
解：图题7.1为21进制计数器(3分)，采用的是同步级联方式(2分)；用74LS161实现相同的进制数如图题7.2所示。(5分) CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLRCLK
74LS161CLK
LOADEPQA
QB
QC
QD
RCOABCD
ETCLR
74LS161111
&
图 题7.2 八、（20分）电路如图 题8.1所示，要求做如下分析计算： 1、试计算定时器555的输出信号的周期T1为多少ms（小数点后保留1位）？（2分） 2、根据图 题8.2所示定时器555的输出信号CLK的波形画出74LS160的QB输出端的波形，并确定其周期T。（3分）； 3、试确定74LS161组成的计数器是多少进制（2分），并画出其状态图；（2分） 4、通过查表 题8.1ROM地址和数据对应表，计算出图 题8.1中74LS161构成的计数器每一个输出状态所对应的DAC0832的输出电压值（VREF=−2.56V）；（3分） 5、在图 题8.3中按照横纵坐标单位标注横纵坐标值（2分），画出输出Vo的波形（3分）图并确定其周期（3分）。 （两个计数器初始状态均为QD QC QB QA =0000）。
CLKQB
图 题8.2
CPCLRLOAD
EPET工作状态
0置零
01预置数1101保持110保持1111计数
表题7.174LS16074LS161功能表