当前位置:文档之家› 时序逻辑电路习题解答

时序逻辑电路习题解答

5-1 分析图所示时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。

CLKZ图 题 5-1图解:从给定的电路图写出驱动方程为:00121021()n n n nn D Q Q Q D Q D Q ⎧=⎪⎪=⎨⎪=⎪⎩e 将驱动方程代入D 触发器的特征方程D Qn =+1,得到状态方程为:10012110121()n n n n n nn n Q Q Q Q Q Q Q Q +++⎧=⎪⎪=⎨⎪=⎪⎩e 由电路图可知,输出方程为2nZ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-1(a )所示,时序图如图题解5-1(b )所示。

题解5-1(a )状态转换图1Q 2/Q ZQ题解5-1(b )时序图综上分析可知,该电路是一个四进制计数器。

5-2 分析图所示电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。

A 为输入变量。

YA图 题 5-2图解:首先从电路图写出驱动方程为:()0110101()n n n n nD AQ D A Q Q A Q Q ⎧=⎪⎨==+⎪⎩将上式代入触发器的特征方程后得到状态方程()101110101()n n n n n n nQ AQ Q A Q Q A Q Q ++⎧=⎪⎨==+⎪⎩电路的输出方程为:01n nY AQ Q =根据状态方程和输出方程,画出的状态转换图如图题解5-2所示YA题解5-2 状态转换图综上分析可知该电路的逻辑功能为:当输入为0时,无论电路初态为何,次态均为状态“00”,即均复位;当输入为1时,无论电路初态为何,在若干CLK 的作用下,电路最终回到状态“10”。

5-3 已知同步时序电路如图(a)所示,其输入波形如图 (b)所示。

试写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图,并说明该电路的功能。

X(a) 电路图1234CLK5678X(b)输入波形 图 题 5-3图解:电路的驱动方程、状态方程和输出方程分别为:00101100011011011, ,n n n n n n n n n nJ X K X J XQ K XQ X Q XQ XQ XQ Q XQ XQ XQ Y XQ ++⎧==⎪⎨==⎪⎩⎧=+=⎪⎨⎪=+=+⎩= 根据状态方程和输出方程,可分别做出1110,n n Q Q ++和Y 的卡诺图,如表5-1所示。

由此做出的状态转换图如图题解5-3(a)所示,画出的时序图如图题解5-3(b )所示。

表 状态转换表YX5-3(a) 状态转换图X1Q Q Y题解5-3(b )时序图综上分析可知:当输入X 为序列110时,输出Y =1,因此,该电路是110序列检测器。

5-4 试画出用4片74LS194A 组成16位双向移位寄存器的逻辑图。

74LS194A 的功能表见表。

解:见图题解5-4。

题解5-4 电路图5-5 在图所示的电路中,若两个移位寄存器中的原始数据分别为A 3A 2A 1A 0=1100,B 3B 2B 1B 0=0001,CI 的初值为0,试问经过4个CLK 信号作用以后两个寄存器中的数据如何?这个电路完成什么功能?CLK图 题 5-5图解:经过4个CLK 信号后,两个寄存器里的数据分别为:1101000111000123=+=A A A A ,00000123=B B B B这是一个4位串行加法器电路。

5-6 分析图的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。

十六进制计数器74161的功能表如表所示。

计计计计1计图 题 5-6图解:图所示的电路,是用异步置零法构成的十进制计数器,当计数进入10100123=Q Q Q Q 状态,与非门译码器输出低电平置零信号,立刻将74161置成00000123=Q Q Q Q 状态,由于10100123=Q Q Q Q 是一个过渡状态,不存在稳定状态的循环中,所以电路按1001~0000这十个状态顺序循环,从而构成十进制计数器。

5-7 分析图的计数器电路,在M =0和M =1时各为几进制?计数器74160的功能表与表相同。

计计Y图 题 5-7图解:图所示的电路,是用同步置数法将74160接成的可变模计数器。

在M =1时,当电路进入状态10010123=Q Q Q Q 以后,0=LD ,下一个CLK 到达时,将01000123=D D D D 置入电路中,使01000123=Q Q Q Q ,然后再从0100继续做加法计数。

因此,电路按1001~0100这六个状态顺序循环,从而构成六进制计数器。

同理。

在M =0,电路将按1001~0010这八个状态顺序循环,故形成八进制计数器。

5-8 图电路时可变模计数器。

试分析当控制变量A 为0和1时电路各为几进制计数器。

74161的功能表见表。

计计计计1图 题 5-8图解:这是用同步置数法接成的可控进制计数器。

在A =1时,计数器计为10110123=Q Q Q Q 后,给出0=LD 信号,下一个CLK 到来时计数器被置成00000123=Q Q Q Q ,故是一个十二进制计数器。

在A =0时,计数器计为10010123=Q Q Q Q 后,给出0=LD 信号,下一个CLK 到来时,计数器被置成00000123=Q Q Q Q ,故构成十进制计数器。

5-9 十六进制计数器74161的功能表如表所示,试以74161设计一个可控进制计数器,当输入控制变量M =0时工作在五进制,M =1时工作在十五进制。

请标出计数器输入端和进位输出端。

解:此题可有多种接法。

图题解5-9是利用同步置数法接成的可控计数器,因为每次置数时置入的是00000123=D D D D ,所以M =1时,应从11100123=Q Q Q Q 状态译出0=LD 信号;而在M =0时,应从01000123=Q Q Q Q 状态译出0=LD 信号。

计计计计1题解 5-9图5-10 试分析图计数器电路的分频比(即Y 与CLK 的频率之比)。

74161的功能表见表。

计计计计图 题 5-10图解:第(1)片74161是采用置数法接成的七进制计数器。

每当计数器状态进入11110123=Q Q Q Q (十五)时译出0=LD 信号,置入10010123=D D D D (九),所以是15-9+1=7进制计数器。

第(2)片74161是采用置数法接成的九进制计数器,当计数器状态进入11110123=Q Q Q Q (十五)时译出0=LD 信号,置入01110123=D D D D (七),所以是15-7+1=9进制计数器。

两片74161之间采用了串行进位连接方式,构成了7⨯9=63进制计数器,故Y 与CLK 的频率之比为1:63。

5-11 图 电路是由两片同步十进制计数器74160组成的计数器,试分析它是多少进制的计数器?计计计计CLK计计Y图 题 5-11图解:第(1)片74160工作在十进制计数状态,第(2)片74160采用置数法接成三进制计数器,两片之间是十进制。

若起始状态第(1)片和第(2)片74160的0123Q Q Q Q 分别为0001和0111,则输入19个CLK 信号以后,第(1)片变为0000状态,第(2)片接收了两个进位信号以后变为1001状态,并使第(2)片的0=LD 。

第20个CLK 信号到达后,第(1)片计成0001,第(2)片被置成0111,于是返回了起始状态,所以这是二十进制计数器。

5-12 图电路是由两片同步十六进制计数器74161组成的计数器,试分析它是多少进制的计数器?计计Y图 题 5-12图解:这是采用整体置数法接成的计数器。

在出现0=LD 信号以前,两片74161均按照十六进制计数,即第(1)片到第(2)片为十六进制,当第(1)片计为0010(二),第(2)片计为(五)时产生0=LD 信号,待下一个CLK 信号到达后两片74161同时被置零,总的进制为5162183⨯++=,故为八十三进制计数器。

5-13 画出两片同步十进制计数器74160接成同步三十一进制计数器的接线图。

允许附加必要的门电路。

解:由于31是素数,不能分解,所以必须采用整体置数法或整体置零法。

这里采用了整体置数法,具体是,先将两片按同步连接方式接成1001010=⨯进制计数器,然后用电路计为30的状态译码出0=LD 的信号,如题解5-13所示。

这样在电路从全零状态开始计数,计入31个CLK 后将返回全零状态,形成三十一进制的计数器。

计计计计CLK 计计题解 5-13图5-14 用同步十进制计数器74160设计一个三百六十五进制计数器。

要求各位间为十进制关系。

允许附加必要的门电路。

解:因为要求各位之间是十进制关系,所以需令每一位的74160接成十进制计数状态,并以低位的进位输出作高位的EP 和ET 的控制信号(或进位脉冲),接成三位十进制计数器,然后用整体置数(或置零)法再改接成三百六十五进制计数器。

题解5-14是采用同步置数法的接线图,当计数器计成364状态时译出0=LD 信号,下一个CLK 脉冲到来时将计数器置为全零状态,从而得到三百六十五进制计数器。

计题解 5-14图5-15 设计一个数字钟电路,要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任意时刻。

解:电路接法见题解5-15所示,计数器由六片74160组成,第(1)、(2)两片接成六十进制的“秒”计数器,第(1)片为十进制,第(2)片为六进制,第(3)、(4)片接成六十进制的“分”计数器,接法同“秒”计数器,第(5)、(6)片用整体复位法接成二十四进制的“时”计数器。

显示译码器由六片7448组成,每片7448用于驱动一只共阴极的数码管BS201A 。

题解5-15 电路图5-16 试利用同步十六进制计数器74161和4线-16线译码器74LS154设计节拍脉冲发生器,要求从12个输出端顺序、循环地输出等宽的负脉冲。

解:此题的设计方法不是唯一的,比如可以采用同步置数法得到74161接成十二进制计数器,并把它的0123,,,Q Q Q Q 接至74LS154的0123,,,A A A A 输入端,在连续输入CLK 脉冲后,在74LS154的110~Y Y 输出端就得到了12个等宽的顺序脉冲110~P P ,电路接法如题解 5-16所示。

P 0P 1P 2P 3P 4P 5P 6P 7P 8P 91011计计计计}题解 5-16图5-17 设计一个序列信号发生器电路,使之在一系列CLK 信号作用下能周期性地输出“0010110111”的序列信号。

解:此题的一种设计方案使用十进制计数器和8选1数据选择器组成的,若十进制计数器选用74160,则可列出在CLK 连续作用下计数器状态0123Q Q Q Q 与要产生的输出Z 之间关系的真值表,如下表所示。

相关主题