对准，通过硅片上的notch 或者flat进行激光自动对准
b、通过对准标志，位于切割槽 上。另外层间对准，即套刻精度, 保证图形与硅片上已经存在的图 形之间的对准。
6、曝光Exposure
曝光方法： a、接触式曝光（Contact Printing）掩膜 板直接与光刻胶层接触。 b、接近式曝光（Proximity Printing）掩 膜板与光刻胶层的略微分开，大约为 10～50μm。 c、投影式曝光（Projection Printing） 。在掩膜板与光刻胶之间使用透镜聚集 光实现曝光。 d、步进式曝光(Stepper)
其实各大厂商已经开始为EUV布局！
IMEC开发的EUV alpha demonstration tool
其实各大厂商已经开始为EUV布局！
台积电公司订购ASML公司极紫外光刻系统Twinscan NXE3100
EUV技术在Intel的实战中取得成果
光刻技术面临的困难与挑战
≥32纳米
光学掩膜版图形分辨率加强 技术的研发和后光学成像技 术掩膜版的制造
Photoresist Spin Coating
Edge Bead Removal
Ready For Soft Bake
4、前烘 Soft Bake
蒸发光刻胶中的溶剂
溶剂能使涂覆的光刻胶更薄 但吸收热量且影响光刻胶的黏附 性 过多的烘烤使光刻胶聚合，感光 灵敏度变差 烘烤不够影响黏附性和曝光
Baking Systems
但一切还远没有结束!
据Intel表示，11nm制程节点上该公司的光 刻技术将采用多种光刻工艺互补混搭的策略， 将193nm沉浸式光刻技术与EUV,无掩模光刻 （maskless）等技术混合在一起来满足11nm 制程的需求。
从Intel的计划路线图，我们可以看出，未 来的11nm工艺可能会是多种工艺技术的混合 应用，以便达到更加卓越的效果！
曝光中最重要的两个参数是： 1.曝光能量（Energy） 2.焦距（Focus） 如果能量和焦距调整不好，就不能得到要求 的分辨率和大小的图形。表现为图形的关键 尺寸超出要求的范围
7、后烘 Post Exposure Bake
a、减少驻波效应
b、激发化学增强光刻胶的PAG产 生的酸与光刻胶上的保护基团发 生反应并移除基团使之能溶解于 显影液
预烘和底胶蒸气涂覆
3、光刻胶涂覆 Photoresist Coating
圆片放置在真空卡盘上 高速旋转 液态光刻胶滴在圆片中心 光刻胶以离心力向外扩展 均匀涂覆在圆片表面
实验室匀胶机
Photoresist Spin Coater
EBR: Edge bead removal边缘修复
滴胶
光刻胶吸回
Photolithography
为什么要“重点”研究光刻？
半导体工艺的不断进步由光刻工艺决定
为什么要“重点”研究光刻？
业界之前所预测的光刻技术发展路线图
光刻概述 Photolithography
• 临时性地涂覆光刻胶到硅片上 • 转移设计图形到光刻胶上 • IC制造中最重要的工艺 • 占用40 to 50% 芯片制造时间 • 决定着芯片的最小特征尺寸
化学清洗
漂洗
烘干
2、预烘和底胶涂覆 Pre-bake and Primer Vapor
预烘： 脱水烘焙 去除圆片表面的潮气 增强光刻胶与表面的黏附性 通常大约100 °C 与底胶涂覆合并进行
底胶涂覆： 增强光刻胶(PR)和圆片表面的黏附性 广泛使用: (HMDS)六甲基二硅胺 在PR旋转涂覆前HMDS蒸气涂覆 PR涂覆前用冷却板冷却圆片
内容概要
控制图形的对准，线宽和缺陷，使用亚分辨率辅助图形技术；掌握曝光过程中缺陷的 产生；制订193nm工艺平台上实现小于45纳米半间距线宽工艺图形所需掩膜版的放大 倍率，并研发基于小像场使用的补偿模式；制造用于后光学成像技术的1倍五缺陷膜版
成本控制和投资回报
控制设备、工艺的投入产出比，制造成本可接受且适用的光学掩膜版和用于后光学成 像技术的掩膜版；合理调配资源，杜绝浪费，研发450mm硅片生产设备
最为活跃的193nm浸入式光刻
浸入式光刻技术与传统光刻技术的比较
最为活跃的193nm浸入式光刻
在传统的光刻技术中，其镜头与光刻胶 之间的介质是空气，而所谓浸入式技术是将 空气介质换成液体。实际上，浸入式技术利 用光通过液体介质后光源波长缩短来提高分 辨率，其缩短的倍率即为液体介质的折射率。 例如，在193nm光刻机中，在光源与硅片 （光刻胶）之间加入水作为介质，而水的折 射率约为1.4，则波长可缩短为 193/1.4=132nm。（容易知道波长减少，能量 增加！）
8、显影 Development
显影液溶剂溶解掉光刻胶中软化 部分 从掩膜版转移图形到光刻胶上
三个基本步骤: – 显影 – 漂洗 – 干燥
Development Profiles
9、坚膜 Hard Bake
1.完全蒸发掉光刻胶里面的溶剂 2.坚膜，以提高光刻胶在离子注入或刻蚀 中保护下表面的能力 3.进一步增强光刻胶与硅片表面之间的黏 附性 4.减少驻波效应（Standing Wave Effect)
沉浸式光刻技术 极紫外线光刻技术
控制沉浸式光刻技术生产中产生的缺陷、研发、优化光刻胶的组成，使之具备和液体 以及顶部疏水层良好的兼容性，研发折射率＞1.8的光刻胶；折射率＞1.65的浸没液体 以及折射率＞1.65的光学镜头材料
制造低缺陷密度的掩膜基板；研发功率＞115瓦的光源系统以及长寿命低损耗的光学部 件；研发线宽边缘粗糙度＜3nm，感光灵敏度＜10ml/cm2 ；分辨率＜40纳米半间距线 宽工艺图形的光刻胶；制造＜0.01nm均方根误差和小于10%本征光散射的光学部件； 控制光学部件的污染，研究不使用有机保护薄膜的掩膜版保护；研究与光学成像工艺 生产设备的兼容性
• 新一代的替代光刻技术: 157nm F2 EUV光刻 紫外线光刻 电子束投影光刻 X射线光刻 离子束光刻 纳米印制光刻
当22nm工艺节点来临之时，
又将要会采用什么样的光刻工艺 呢？
为什么22nm节点之后光刻就这么难？
由上图可知高频光的能量较高，低频光的能量较低， 在工艺尺寸一再减小的基础上，可见光已经不能很 好的完成光刻工作了！
前景光明的EUV极端远紫外光刻
EUV是目前距实用话最近的一种深亚微米的光刻技术。 他仍然采用前面提到的分步投影光刻系统，只是改变光源的 波长，即采用波长更短的远紫外线。采用的EUV进行光刻的 主要难点是很难找到合适的制作掩膜版的材料和光学系统。
EUV技术
前景光明的EUV极端远紫外光刻
EUV极端远紫外光所处的位置 上图中，我们可以明确看到EUV极端远紫外光在光谱中 的位置，这是一种波长极短的光刻技术，其曝光波长大约为 13.5nm。按照目前理论上认为的波长与蚀刻精度关系，EUV技 术能够蚀刻出5nm以下工艺的晶体管。
1.对准问题： 重叠和错位，掩膜旋转， 圆片旋转，X方向错位， Y方向错位 2.临界尺寸 3.表面不规则： 划痕、针孔、瑕疵和污 染物
临界尺寸Critical Dimension
集成电路工艺所采用的光刻技术
• 主流光刻技术: 248nm DUV技术 （KrF准分子激光）-> 0.10um 特征尺寸 193nm DUV技术 （ArF准分子激光）-> 90nm特征尺寸 193nm 沉浸式技术 （ArF准分子激光）-> 65nm特征尺寸
前景光明的EUV极端远紫外光刻
EUV光刻技术正在飞速发展
前景光明的EUV极端远紫外光刻
虽然业界一再强调EUV的技术,我们有理由相信， EUV（极端远紫外光刻）将是未来纳米级光刻技术 的主流工艺，而一直沉默不语的Intel是否已经使用 了这种技术呢？
Intel巨资开发的Intel’s Micro Exposure Tool（MET）
烘烤不足（Underbake）减弱光刻胶的强度（抗刻蚀能力和离子注入 中的阻挡能力）；降低针孔填充能力（Gapfill Capability for the needle hole）；降低与基底的黏附能力。烘烤过度（Overbake）引起光刻胶的 流动，使图形精度降低，分辨率变差。
10、图形检测 Pattern Inspection
工艺控制
控制栅电极的线宽变化＜4nm，研发新的图形对准技术＜11nm；控制线宽边缘粗糙度 表现；控制测量引入线宽变化和缺陷＜50nm；采用更精确的光刻胶模型，采用更精确 的OPC模型，并基于光学极化效应确认其表现；控制并校正光刻设备的光散射，尤其 针对极紫外线光刻设备；采用利于光刻工艺的设计和成产要求优化的设计方案
听听来自工业界的声音！
2011年国际固态电路会议(ISSCC2011) 上，IBM, 台积电等厂商均表示将继续在 22/20nm节点制程应用平面结构的体硅 晶体管工艺，光刻技术方面，22/20nm 节点主要几家芯片厂商也将继续使用基 于193nm液浸式光刻系统的双重成像 （double patterning）技术。不过固态电 路协会的另外一位重要成员Intel则继续 保持沉默。
光刻技术的原理
光刻的基本原理: 是利用光致抗蚀剂（或称光刻胶）感光后因光化学
反应而形成耐蚀性的特点，将掩模板上的图形刻制到被 加工表面上。
光刻工序
1、清洗硅片 Wafer Clean
去除污染物 去除颗粒 减少针孔和其它缺 陷 提高光刻胶黏附性 基本步骤
– 化学清洗 – 漂洗 – 烘干
清洗硅片 Wafer Clean