摘要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。
数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。
干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
计数器用的是74LS90。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED 七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
整体清零电路是根据74LS90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的关键词分频计数译码报时清零校时校分触发逻辑目录引言1 设计目的............................................................ . (5)2 设计任务 (5)2.1设计指标 (5)2.2设计要求 (5)2.3方案的对比 (6)3数字电子钟的组成 (6)3.1数字钟的基本逻辑功能框图 (6)3.2秒信号发生器（振荡器及分频电路） (7)3.3时、分、秒计数器电路 (8)3.4译码显示电路 (8)3.4校时电路 (8)3.6正点报时电路 (8)3.7清零电路 (8)4．数字钟的电路设计 (8)4.1 秒信号发生器的设计 (8)4.2计数电路的设计 (10)4.2.1六十进制计数器 (10)4.2.2 二十四进制计数器 (11)4.2.3计数器的组间级联问题 (12)4.3译码显示电路 (13)4.4校时电路的设计 (13)4.5正点报时电路的设计 (13)4.6清零电路的设计 (15)4.7数字电子钟的整体电路 (15)4.7设计、调试要点 (15)5元器件 (16)5.1实验元器件清单 (16)5.2芯片内部结构图及引脚图 (16)6电路的装配与调试过程 (16)6.1电路焊接 (16)6.2调试过程 (16)7课程设计的收获、体会和建议 (16)7.1设计实验出现的问题及解决 (16)7.2设计体会 (17)7.3设计建议 (18)参考文献 (19)附录元件清单 (20)附录一方案一 (20)附录二方案二 (21)附录三元件清单 (22)附录四元件管脚图 (23)引言数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路1 设计目的此次设计数字电子钟就是为了了解数字电子钟的原理，掌握数字钟的设计方法，熟悉集成电路的使用方法。
从而学会制作数字电子钟。
而且通过数字电子钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，再通过使用Proteus仿真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。
且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理和使用方法。
2.设计任务2.1设计指标设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟；2.2设计要求（1）时间以24小时为一个周期，显示满刻度为23时59分59秒。
（2）各用2位数码管显示时、分、秒。
（3）具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间。
（4）计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报时，蜂鸣响一秒停一秒地响五次。
（5）为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2.3方案对比方案一：（附录一）（1）采用晶体振荡器晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
（2）用CD4060和D触发器作分频器数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2H Z，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
D触发器是构成二分频的计数器，这样就得到了1 H Z秒脉冲信号。
（3）采用74Ls90做计时器方案二：（附录二）（1）采用555构成的多偕振荡电路振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。
（2）用74LS90作分频器通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。
分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。
选用中规模集成电路74LS90可以完成以上功能。
如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。
（3）采用74LS90做计时器方案对比：秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而由于用555组成的频率发生器电路不稳定，而相对方案一而言，电路较为复杂，所以我们采用方案一：二十四进制电路和六十进制电路都是用两个74LS90组，七进制电路同样用一个74LS90，输入方波信号是用晶体振荡器提供，译码驱动器是用CD4511。
分频器采用一片CD4060和一片74LS90组成，分频后输出1Hz的方波信号。
如图1所示。
3、数字电子钟的组成数字电子钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，正点报时电路，清零电路组成。
3.1数字钟的基本逻辑功能框图图1 数字钟的基本逻辑功能框图3.2秒信号发生器秒信号发生器主要有晶体振荡器和分配器电路组成。
(1) 晶体振荡器电路晶体振荡器电路给数字电路提供一个频率稳定准确的32768H Z的方波信号，可保证数字电子钟的走时准确及稳定，不管是指针式的电子钟还是数字显示的电子钟都使用晶体振荡器电路。
(2) 分频器电路分频器电路将32768H Z的高频方波信号经32768（215）次分频后得到1H Z的方波信号供秒计数器进行计数。
分频器实际上也是计数器。
分频器主要是由CD4060和触发器组成。
CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
故分频器中的触发器只需是二分频的就行了，这里使用的是用Ｄ触发器构成的T’触发器。
3.3时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。
3.4译码显示电路(1) 译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电路(2) 数码管电路数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管，共阴极。
在每两个数码管之间接入一个大约500Ω的电阻来限制数码管的电流来保护数码管3.5校时电路通过开关，触发器，逻辑门组成的校时电路来校时。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的3.6正点报时电路通过蜂鸣器，触发器，逻辑门组成的正点报时电路来报时。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
3.7清零电路通过开关，电源，逻辑门等组成的清零电路对电路整体清零。
整体清零电路是根据74LS90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。
4.数字钟的电路设计4.1秒信号发生器的设计(1) 晶体振荡器电路晶体振荡器组成的振荡器电路如图2所示，电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路。
图2 晶体振荡器电路晶体振荡器一般是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图1.3所示电路通过CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出近似正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制能力，同时提供了一个180°相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768H Z。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为1MΩ~10MΩ。
本设计中取10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
至于电路中的电容均采用可调电容，将其调至30pF。
(2) 分频电路通常数字电子钟的晶体振荡器输出频率高，为了得到1 H Z的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。
将32768Hz的振荡信号分频为１Hz的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。
这里用一个14级2进制计数器和一个1级2进制计数器。
CD4060在数字集成电路中可实现的分频次数最高，CD4060计数为14级2进制计数器。
本设计中采用CD4060来构成14级再通过一个D触发器来实现输出1HZ的信号。
如图3所示图3 秒信号发生器4.2计数电路的设计由6个74LS90计数器组成的时分秒的计数电路，74LS90是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。