1、工作原理
3D结构图
Polysilicon
Aluminum
L
W
Gate
Source
Drain
G
S
Poly D
Oxide
n+
p-substrate
Leff LDrawn
n+ LD
n+
n+
W
W
线宽(Linewidth), L
特征尺寸(Feature Size)指什么？
MOSFET的三个重要几何参数
IDVGSVTHN VDSV2D 2S
WhereKPnW L
MOSFET I-V 特性 (饱置在 VGS VTHN ，此时沟道已形成. ➢ 漏源电压较大 (i.e. VDS VGS – VTHN). ➢ 理想的漏极电流可表示为:
ID2
4、MOS Capacitance
MOS电容：由器件本生的构造引起的。 Cgs: 栅极和源极的寄生电容。（平板电容） Cgd: 栅极和漏极的寄生电容。（平板电容） Cgb: 栅极和衬底的寄生电容。 Cdb: 漏极和衬底的寄生电容。(PN结电容） Csb: 源极和衬底的寄生电容。(PN结电容）
是影响最大的
VGSVTHN2
WhereKPnW L
➢ 当晶体管被夹断(pinchoff)时, 发生了什么? ➢ 增大 VDS 使耗尽区扩大到沟道中. ➢ 这导致ID 随 VDS 的增加而增大. 因此ID 可写为:
ID 2V G S V TH 21 N cV D S V D _ S Sat WhereKPnW L
➢ c 是非理想因子，它是考虑了随着漏极电压增加耗尽层加厚而造成的.
MOSFET I-V Characteristics(伏安特性）曲线
VGS：栅极和源极的电压差。 VDS: 漏极和源极的电压差。 ID : 流过漏极和源极的电流。 Vth: 器件的阈值电压，当VGS增加到一定的值时，栅极下面的P型 半导体会发生反型，形成N型半导体的沟道。此时D和S之间可以有 电流流过，这个特定的电压值，称之为值电压。
电容值的计算（了解）
Capacitance values are the same as Accumulation
Co
x
ox
TOX
and
CoxCo xWL
Capacitance is comprised of three components
C gb ox LT 2O LX D W C g dC g s oT xLO W D X CG W D CO G W SO
Area (poly)
54 18 11 aF/um2
Area (M1)
46 17 aF/um2
Area (M2)
49 aF/um2
Area (N+act.)
3599
aF/um2
Area (P+act.)
3415
aF/um2
Fringe (sub.) 249 261
aF/um
5、MOSFET的交流小信号模型(Analog Model for the MOSFET)
➢ 阈值电压可按下式计算:
V TH N m 2 sF Q b C o o Q s x s 2 q C o sN i x A 2 F V S B2 F
其中
ms = 栅和衬底的接触电势（contact potential between the gate and the bulk）
②，VGS>=Vthn时
由于电场的作用，P—SUB中的少量电子移动到了沟 道的顶部。这样就形成了一条电子移动的通道，如 果VDS>0,就会形成源漏电流IDS。
沟道夹断
2、阈值电压（Threshold Voltage）
➢ 阈值电压是当沟道反型时所需的电压 (i.e. 将沟道从p型变 到n型的电压).
截止区：
ID=0， VGS< Vth
线性区 (Linear):
IDVGSVTHN VDSV2D 2S
，VDS〈 VGS-Vth
饱和区 (Saturation):
ID 2V G S V TH 21 N cV D S V D _ S Sat WhereKPnW L
VDS >= VGS-Vth
Lmin、 Wmin和 tox 由工艺确定 Lmin： MOS工艺的特征尺寸(feature size)
决定MOSFET的速度和功耗等众多特性 L和W由设计者选定 通常选取L= Lmin，由此，设计者只需选取W W影响MOSFET的速度，决定电路驱动能力和功耗
① VGS〈Vthn时
下面的结构是N+PN+，耗尽层内是没有 自由移动的电荷的。D、S之间没有形成 一条电流通道,所以IDS=0。
VSB = 源到衬底的电势差(Source to bulk voltage)
对于一般工艺，Vtn= 0.83V(NMOS的阈值电压), Vtp= - 0.91V(PMOS的阈值电压）,
阈值电压由工艺参数决定
3、MOSFET的 I-V 特性 (线性区Triode Region)
➢ 晶体管偏置在 VGS VTHN , 此时沟道已形成. ➢ 漏源电压 (VDS) 较小. ➢ 漏极电流可用下式表示:
以上各式中：
Eox: 氧化层的介电常数。
Tox: 氧化层的厚度。
Cox’ ： 表示单位面积氧化层的电容值。
LD： 表示栅极和S、D重叠的宽度（由工艺精度决定）。
深亚微米CMOS IC工艺的寄生电容(数据)
Cap. N+Act.P+Act. Poly M1 M2 M3 Units
Area (sub.) 526 937 83 25 10 8 aF/um2
F = 衬底的静电势(electrostatic potential of the substrate) Q`bo = 耗尽区的电荷(charge in the depletion region) Q`ss = Si/SiO2 接触面的电荷(Si/Sicharge at the Si/SiO2
interface)
阈值电压(Threshold voltage): V TH N m 2 sF Q b C o o Q s x s 2 q C o sN i x A 2 F V S B2 F
对于一般工艺，Vtn=0.83V(NMOS的阈值电压), Vtp=-0.91V(PMOS的阈值电压）, 阈值电压由工艺参数决定