第四章半导体存储器(Semi-conductor Memory)主要内容存储介质的类别和特点半导体存储器(ROM/RAM/FLASH)（概念）*半导体存储器连接应用(时序)IBM-PC系列机MEM的内存组织存储大量信息的介质微机系统与接口微机系统结构:存储器与I/O地址总线AB存I/O 输I/O 输储接入设接出设CPU 器口备口备数据总线DB控制总线CB存储器访问：MOV [2000H],AX微机系统与接口系统互联MOV BL,[205AH]重点:处理器与半导体存储器接口电路6264(例)唯一选中单元:读/写D0~D7D0~D7A••••••A 0• ••MPU MemoryA 12WEA 12MEMW 系统芯片OE1CS 1MEMR 译码高位地• •1CS 2电路址信号 •微机系统与接口处理器读写时序--配合--存储器读写时序存储介质的类别和特点存储器（计算机实现大容量记忆功能的核心部件）Æ存储记忆信息（按位存放）•位(BIT)存放--具有记忆功能：•应用：程序/数据信息：读写/数据－按地址顺序编号电路: (锁存器/触发器--寄存器在微处理器内部) •电路:(锁存器/触发器--寄存器在微处理器内部)•磁: 磁化•光: 凹坑(激光反射)光:凹坑(激光反射)•性能:容量、存取速度、成本•内/外部存储器－－高速存储／低速I/O－海量低成本与MPU接口:串/并行Serial/Parallel•微机系统与接口半导体存储器的性能指标容量=字数(存储单元数)×字长==位数(bits)微机（8/16/32/64位字长）兼容8位机==>字节BYTE为单位62C256：（256Kbits ）32K*8B 27C010：1M 位（128K*8Bit ）128KB(字节)其它性能指标可靠性、集成27C210：1M 位（64K*16Bit ）访问一次存储器（对指定单元写入或读出）度、价格等最大存取时间所需要的时间WE# OE#几ns到几百ns 27C512-15Î150nsPC100SDRAM-8:8ns,PC133SDRAM-7ns 微机系统与接口PC100SDRAM 8:8ns, PC133SDRAM 7ns半导体存储器分类根据运行时存取（读写）过程的不同分类掩膜ROM可编程ROM（PROM）UV可擦除PROM（EPROM）只读存储器OTP-ROM(One-Time PROM)快闪ROM（FLASH-ROM:整片/块）PROM（E2PROM）（字节、半导体存储器M ROM电可擦除字节页）SRAMMemory随机存取双极型SRAM（双稳态触发器）NVRAM+SRAM+BATT存储器RAM RAMMOS型DRAM（电容）SDRAMIRAM(EDO,SDRAM,D微机系统与接口RAM(,,DR,RAMBUS….)静态随机存取存储器（SRAM）特点1.基本存储电路主要由R—S触发器构成，其两个稳态分别表示存储内容为“0”或为“1”，电源供电Î存入的数据才可以保存和读出，掉电Î原存信息全部丢失Æ所谓“易失性”（volatile),ÍÎ非挥发(Nonvolatile)2.一个基本存储电路能存储一位二进制数，而一个八位的二进制数则需八个基本存储电路(数据宽度－字长＝８）。
一个容量为M×NB（如64K×8B）的存储器则包含M×N个基本存储电路。
这些大量的基本存储电路有规则地排列在一起便构成了存储体区分不同的存储单元Î每个单元规定一个地址号。
Î读-写(Read-Write)=访问(Access)微机系统与接口Memory D-D N-1 A0-A m-1—RAM 单元工作原理(单选)读/写64K*8B=Select=1& /RD =0)65536CELL*8B三态门开(输出允许) 存储器读操作Select1-Select65536Select=1&/Read=↑锁存输入数据(Select=1选中单元)数据总线单元一组I/O1微机系统与接口n 单元组I/OnRAM 6RAM 6管单元存储电路(双选)(行列选=1选中单元)T1T4T1-T4双稳态电路T1管（A ）的状态表示1/0P227图4.227*29=128*512=65536微机系统与接口T3，T4：负载128+512=640<<65536译码器(Decoder)将每个代码译成一个特定输出的信号的电路---翻译原意编码器(encoder)若干{0,1}(按一定规律)排在一起,编程不同代码的电路2n 单译码A0(0….00)个输出状态n个编码信号A1(0….01)=>Decoder=>(<=Encoder<=)An-1(1….11)微机系统与接口实际(大容量):内部(X/Y)双译码或称复合译码结构。
RAM 存储器芯片举例(P228-6116)HM6116: 16K位=2K*8B —X:7/Y:4(A0-A3) 211微机系统与接口HM6264参数:8K*8B, 100ns,50/100uA, 55mA, 2V(min)维持电压4KB存储器内部结构:行X列Y双译码bit微机系统与接口处理器系统与存储器典型连接6264(例)唯一选中单元:读/写D0~D7D0~D7A 0••••••A 0• ••MPUMemory 芯片1A 12WEA 12MEMW 系统芯片OE1CS 1MEMR 译码高位地• •1CS 2电路址信号•存储器读写时序微机系统与接口处理器读写时序--配合--2CS1#芯片2SRAM芯片外围电路组成地址译码器对外部地址信号译码，用以选择要访问n的单元。
n个地址信号译码maxÎ2个输出状态。
A0-A12Æ213 选择单元片内译码A13A14…A19片选译码片选有效I/O电路：存储器(处理器-读写器)WE（WR）、OE（RD）、CE或CS（译码输出）WE#（WR#）、OE#（RD#）、CE#或CS#（CS#）））I/O1-88位—D0~D7关键：三态输出/写入锁存微机系统与接口存储器: 读时序图补充）(指定地址/WE 有效数据微机系统与接口为高电平存储器:写时序图(补充）指定地址A0-A12(A19)微机系统与接口有效数据8086处理器: 存储器写时序例总线操作信号微机系统与接口T1：输出地址；T2：总线转向；T3:存储器访问；T4:结束例:MOV [789AH], AX动态存储器DRAM原理：利用电容C存放信息0/1。
为保持C中信息（电荷），故需周期性地不断充电，这一过程称为刷新。
刷新周期通常为2ms-8ms。
集成度高（代价：特殊动态（不断）刷新电路）--刷新电路:片外/片(模块)内不同于SRAM单元:R-S触发器构成微机系统与接口单管动态存储电路(单元线)存储单元选中（读/写）:(数据线)行=列=1时存储刷新：逐行存储刷新行进行（1选中：内部进行：刷新内部行刷新放大器重写C ）微机系统与接口示意图动态存储器DRAM集成电路例P230 i2164A：64K*1bit8片构成64KB64K位—16位地址—复用A0-A7行(/RAS)*列（/CAS)双1/2译码结构(！Din/Dout,但无/OE)??μPD424256: 256K*4bit, I/O?片构成512KB; ?片构成512K*16bitGM72V28441 8个4M*4bit 存储体（banks) (P208-209) GM72V56441 4段16M*4 SDRM(P208209)GM72V56441416M*4SDRM微机系统与接口μPD424256（对比P230—2164A)微机系统与接口DRAM地址锁存微机系统与接口DRAM芯片地址复用(Multiplexing)微机系统与接口集成存储芯片(4M-BIT )连接信号微机系统与接口DRAM 读标准时序R:行(RAW)地址C:列(Column)地址Early write cycle Delayed write cycleRead-Modify-Write Cycle写周期:微机系统与接口Read Modify Write Cycle动态存储电路应用FDRAM（伪DRAM）HM65256B，HM65512等（与SRAM脚兼容)，外特性相似，功耗高高速RAM访问方式(改善读写方式为主)EDO DRAM（Extended Data Output）扩展数据输出。
SDRAM(Synchronous DRAM )CPU与RAM通过一相同的时钟(S h DRAM)（PC66，PC100，PC125，PC133,PC150）锁在一起，同步工作;采用双存储体结构，内含两个交错的存储阵列，读写一时下一准备就绪（紧密切换，成倍提高效率）。
5-8ns(PC100) RDRAM（Rambus接口技术）基于协议的DRAMDDR (Dual Date Rate)SDRAM:在时钟触发沿的上、下沿都能进行数据传输微机系统与接口高集成DRAM（RAM Modules）多片集成内存条----DRAM/SDRAMÎDIPSIMM（30P，单边缘：8位数据，3/486机成4条使用）DIMM（72P：32位：486单，P5成双使用）168P64位KMM375S1620BT16M*72bit(条上包括18片16M×4位的SDRAM芯片及一些辅助芯片）184P DDR微机系统与接口特殊RAM:DP -RAMDual Port RAM(DPRAM, P232)CY7C130/131典型双口RAM 微机系统与接口典型双结构图特殊RAM:FIFO-RAM FIFO-RAMCY7C4221:CY7C4221:1K*9同步；4251:8K微机系统与接口特殊RAM:NVRAM NVRAMPseudo NVRAM—P228-229, 6264+Battery微机系统与接口SIMM RAM Module 微机系统与接口SIMMCLK,/CS,CKE(时钟有效),A0-KMM375A11(行列地址RA0-TA11,CA0-CA9),BA0-BA1(Bank 选择地址),S1620BT/RAS,/CAS,/WE,DQM0-7(使输出Hi-Z),REGE(寄存器允许),DQ0-63(数据),CB0-CB8(ECC检验),VDD,VSSDIMM --16M位×72的同步动态RAM （SDRAM）条（条上包括18片16M×4位的SDRAM芯片及一些辅助芯片），引脚图及引脚定义如图5-8，它的工作电压为3.3V ，最高频率可达125MHz 。