(3)DDR3 (4) RDRAM突发存取的高速DRAM 4. 内存条 (1)72引脚的DRAM-SIMM (2)168引脚的SDRAM-DIMM (3)184引脚的DDR-SDRAM-DIMM
高集成度DRAM和内存条
168线的内存条（64+8位） SAMSUNG公司的KMM375S1620BT，容
第4章半导体存储器
1
4.1概 述
在现代微机中同时采用三级存储层次，构成cache-内存外存三级存储系统。P219
内存-外存存储层次 的形成解决了存储器的大 容量和低成本之间的矛盾，
弥补主存容量的不足
高速缓存-内存层次 的形成解决了速度与成本 的矛盾。
4.1.1 存储器的分类:外存和内存
按存储器载体分类 （1）磁介质存储器
速度较慢，一般用作外存。如磁盘、磁带等。 （2）半导体存储器
容量大，速度快，体积小，功耗低，广泛用于大、 中、小及微型机中作内存 （3）光存储器 速度快，但需复杂的硬件，主要用作外存
4.1.2 半导体存储器的分类
半导体 存储器
随机存 取存储 器RAM
只读存 储器 ROM
串行存 储器
双极型 MOS 型 掩模 ROM
23 A11
A3
7 6264 22
OE
其它：Vcc为+5V电源，GND接地端，NC表示空端。 A 2 8
21
A 10
6264 的读写
A1 9 A 0 10
20
CS 1
19
D7
D0 11
18
D6
WE CS1 CS2
0
0
1
1
0
1
OE D0~D7 × 写入 0 读出
D 1 12 D 2 13 GND 14
DSP和数据采集系统以及准周期性突发信息缓冲 系统的先进先出存储器
(4)MPRAM：多CPU系统的共享存储器。
2. 双端口RAM举例
CY7C130/131/140/141 1K*8bit高速双端口SRAM A0~A9：地址线 I/O0~I/O7：数据线 CE#：片选 OE#：输出允许线 R/W#：读写控制 BUSY#： INT#：
4．3 半导体只读存储器（ROM）
4.3.1 掩膜式只读存储器ROM ROM制造厂家按用户提供的数据，在芯片制造时
写定。用户无法修改。
4.3.2 可编程的只读存储器PROM 只能写入一次。
4.3.3 可编程、可擦除的只读存储器EPROM
擦除：用12mW／cm2的紫外线（或X射线）相距3cm， 进行照射10～20min，擦除原存信息，成为全1状态。
T1,T2：组成双稳态触发器 T3,T4：负载管 T5,T6：控制管 A点的状态，即要表示的二进 制的一位数。
设T1截止，T2导通，为1；
T2截止，T1导通，为0；
1) 写入过程
选择线为高电平，T5、T6导通 写入‘1’：则I/O=1，I/O#=0，它们经T5、T6加到A、B点， 使T1截止，T2导通，使A=1，B=0，进入“1”状态。 写入‘0’：I/O线为“0”，I/O#上为“1”，使得T1导通， T2截止，达到“0”稳态。
2）读出过程：经地址译码后源自中此电路（单元），即选择线 上为高电平。这时，由于A与I/O线通，B与I/O#线通， 所以I/O线上的状态即要读出的数据。
这种电路，当读出之后，原存储的数据完好不变， 称为非破坏性读出。
2．静态RAM的结构
将多个存储单元按一定方式排列起来，就组成了一个静 态RAM存储器。
量为16M*72（128MB），集成了18片 16M*4的SDRAM，有64位数据线，还有 8位奇偶校验位。
4.2.3 双口RAM 多处理机应用系统中的相互通信
(1)双端口RAM：用于高速共享数据缓冲器系统中， 公共全局存储器
(2)VRAM：图形图像显示中，加速视频图像处理 (3)FIFO：用于高速通信系统、图像图形处理、
D0～D7----8根双向数据线，与系统的数据总线相连。NC 1
CS1，CS2片选信号线。系统的高位地址信号A13～
A12 A7
2 3
A19 和控制信号通过译码产生片选信号。
A6 4
28 Vcc
27
WE
26
CS 2
25
A8
OE----输出允许信号。 WE ----写允许信号。
A5 5 A4 6
24
A9
典型的SRAM 6116：2KB，A0~A10，D0~D7形成 128*16*8（每8列组成看作一个整体操作）的阵列
片选CS# 输出允许 OE# 读写控制 WE#
典型的SRAM芯片6264 (8KB)
A0～Al2----13根地址信号线，通常接到系统地址总线的低13位上， 以便CPU能够寻址芯片上的各个存储单元。
静态SRAM
动态 DRAM
非易失NVRAM
可编程序PROM(一次性写入)
EPROM （紫外线擦除）
EEPROM（电擦除）
电荷藕合器件 CCD
磁泡存储器
4.1.3 半导体存储器的主要技术指标
1．存储容量——指每个存储器芯片所能存储的二进制数的
位数。通常以单元数×数据线位数表示。 2114：1K4 6264： 1K 8=1KB，1MB=210KB 2． 存取速度 用存取时间来衡量，存取时间指从CPU给出有效的存储
17
D5
16
D4
15
D3
其它情况
高阻
4.2.2 动态RAM
1．动态RAM存储电路
由一只MOS管T和一个电容C 组成，靠C存储电荷来存储数 据。
写入时，字选择线为‘1’， T导通，数据线上的信号存入 C中。
读出时，字选择线为‘1’， T导通，C上的信号加到数据 线上。
2.动态RAM举例 Intel 2164A
容量：64K*1bit
引脚：A0~A7，D，RAS，CAS 由行地址选通信号RAS，把先送来的8位地址送至
行地址锁存器，由随后出现的列地址选通信号CAS把 后送来的8位地址送至列地址锁存器。
3. 高集成度DRAM SDRAM同步动态随机访问存储器 （1）DDR SDRAM 双倍率SDRAM (2) DDR2 4倍速
器地址到存储器给出有效数据所需要的时间。 存取时间：超高速存储器：小于20ns；中速：100~200ns；
低速：300ns以上
4.2 随机读写存储器（RAM） 4.2.1 静态RAM 1. 静态RAM的基本存储电路
MOS型静态RAM的基本存储单元通常由六个MOS场效应晶 体管构成，只要不切断电源，其写入的数据可长期保留，且不 需动态刷新。