复 习1. 一个CMOS 与非门的延迟时间为10ns ，那么由CMOS 组成的与缓冲器的延迟为多少ns ？（a ）5 ns （b ）10 ns （c ）15 ns （d ）20 ns （e ）30 ns 2. 请看图3由CMOS 非门和与非门构成的电路，每个门的延迟时间为15 ns 。

在输入端提供一脉冲，一个周期为200 ns ，占空比为60%，请问下列情况：电路功能 ，输出一个周期为 ，占空比为 。

3. 请参看图4，试叙述电路工作原理，并说明电路功能。

4. 有四个J-K 触发器，R 和S 无效，J 和K 接高电平，第一个J-K 触发器的时钟接在外加时钟信号，第一个的输出Q 端作为第二个J-K 触发器的时钟，第二个的输出Q 端作为第三个J-K 触发器的时钟，第三个的输出Q 端作为第四个J-K 触发器的时钟，且每个J-K 触发器时钟为低电平有效，问电路完成什么功能？ 。

若每个J-K 触发器时钟为高电平有效，问电路又完成什么功能？ 。

5. 请参看图5，试叙述电路工作原理，并说明电路功能。

图 3 OUTCLKBCD 码A 3A 2A 1A 0=0000（MSB …LSB ）BCD 码B 3B 2B 1B 0=1000（MSB …LSB ） 图 46. 请写出下列英文缩写的英文全称。

（1） ASCII ： （2） FPGA ： （3） VHDL ： （4） BCD ： （5） DRAM ： 7．图6方框图表示双极型TTL 工作电压的三个范围，如果规定正逻辑，请在适当的位置标出逻辑1、逻辑0和未定义逻辑区。

图 5CLK 5.0V 3.5V 1.5V 0.0V 图 68.请分析图7(a)和图7(b)CMOS 电路, 指出实现的功能.9. n 个变量的最小项是 。

（A ）n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。

（B ）n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。

（C ）n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。

（D ）n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。

10．输出仅和当前输入有关的电路为 电路，输出仅和原状态有关，和输入无关的电路为 电路，输出不仅和当前输入有关，而且和原状态有关的电路为 电路。

11．E 2PROM 的与阵列 ，或阵列 。

12．双向数据总线可以采用 构成。

（A ）译码器 （B ）三态门 （C ）多路选择器 （D ）编码器 （E ）OC 门 13．FLASH 存储器的两大特点是 和 。

14．图8是一种序列信号发生器，它由一个计数器和一个四选一数据选择器构成。

分析计数的工作原理，确定电路的模和状态转换关系，确定在计数器输出控制下，数据选择器的输出序列。

15．由四位二计数器74LS163组成的序列信号发生器如图9所示，其中74LS125为三态门，74LS139为二—四线译码器。

Z B S 图7(a) OUTA 图7(b)EN图 8（1） 分析该电路，指出计数器的模M=？ （2） 说明电路能够产生何种序列。

74LS163功能表16.提供一频率信号发生器为4Hz ，两个J —K 触发器、一个74LS161、一个4线—16线译码器（输出低电平有效）和4个多扇入的与非门，请实现0189ABCDEF序列，每秒显示一字符。

并说明此序列发生的循环码为什么码。

74LS161功能表74LS125 图 917．提供一频率信号发生器为4Hz ，两个J —K 触发器、一个74LS161和PLA 阵列，请实现0189ABCDEF 序列，每秒显示一字符。

并说明此序列发生的循环码为什么码。

74LS161功能表18．参看图10的PLD 结构框图，按照顺序提示写出各部分名称。

（1）（2）（3） （4） （5）19．当与非门输入信号的变化顺序有以下三种情况，当_______时，将可能出现竞争冒险。

（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→0101n-1图 102） 3）4）5）20．两电路分别如图11（a ）和图11（b ）所示，这两个电路均由与非门构成首尾相连形成闭环电路。

请回答下列问题： （1）图11 (a), 图11 (b)两个电路哪个是稳定的?它有几个稳定状态？这是什么电路？ （2）图11 (a), 图11 (b)两个电路哪个是不稳定的?其振荡频率表达式是什么?振荡产生什么形状波形?21. 用 电路构成模8计数器的译码电路最简。

(A) 同步计数器 （B ）异步计数器 （C ）环形计数器 （D ）扭环形计数器22. J-K 触发器在CP 脉冲作用下，欲使Q n+1=0，则输入信号应为 。

(A) J =Q K =1 (B) J =K =Q (C) J =K =0 (D) J =0 K =1 (E) J =K =123. 优先编码器输入为I 0～I 7（I 0优先级别最高），输出为Y 2、Y 1、Y 0（Y 2为高位）。

当使能输入S =1有效，I 1=I 5=I 6=1时，输出为Y 2Y 1Y 0应为__________________。

24．设A 、B 、C 为三个互不相等的四位二进制数。

试用四位数字比较器和2选1选择器设计一个能在三个数中选出最小数的逻辑电路。

25.在MOS 集成门电路中为什么要用MOS 管作负载？对MOS 负载管有什么要求？26．任意项和约束项有微小的区别，区别在于任意项值 ，约束项值 。

约束项和任意项统称为 。

27．Bi-CMOS 是双极型-CMOS 电路的简称，其特点是逻辑部分采用 结构，输出级采用 结构。

因此，Bi-CMOS 兼有CMOS 电路的 和双极型电路 的优点。

28．下列门电路哪些可以将输出端并联使用。

（A ）具有推拉式输出级的TTL 电路 （B ）TTL 电路的OC 门 （C ）TTL 电路的三态输出门 （D ）普通的CMOS 门 （E ）漏级开路的CMOS 门 （F ）CMOS 电路的三态门29．用8选1数据选择器设计一个组合电路。

该电路有三个输入逻辑变量A 、B 、C 和一个工作状态控制变量M 。

当M =0时电路实现“意见一致”功能（A 、B 、C 状态一致时输出为1，否则为0），而M =1时电路实现“多数表决”功能，即输出与A 、B 、C 中多数的状态一致。

30．指出下列哪种电路结构类型的触发器能构成移位寄存器，哪些不能构成移位寄存器。

如果能够，请在（ ）内画√，否则画×。

（A ）基本RS 触发器（ ） （B ）同步RS 触发器（ ） （C ）主从结构触发器（ ） （D ）维持阻塞触发器（ ） （E ）用CMOS 传输门组成的边沿触发器（ ） 31．组合集成电路的芯片的输出电路有三种结构 、 和 。

图 11(a)图 11(b)32．试分析图13所示逻辑电路，说明输出Y 3Y 2Y 1Y 0与B 3B 2B 1B 0的关系。

33．试导出图14所示电路的状态表及状态图。

34．人的血型有A 、B 、AB 、O 四种。

输血时输血者的血型与受血者的血型必须符合图15中箭头指示的授受关系。

（A ）试用16选1数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合图15所示的规定。

（B ）用两个8选1数据选择器完成（A ）的要求。

B B B B 图13x Q Q 10 0 y y 0 1 y 1 图14z35.请用两个全加器和四个与门实现2位二进制乘法器。

二进制被乘数A 为A 1A 0，二进制被乘数B 为B 1B 0，二进制积P 为P 3P 2P 1P 0。

36．写出图16（a ）和图16（b ）所示电路的输出函数S 的逻辑表达式。

37．写出图17所示电路的逻辑表达式。

38.用一片CT74290和一片16×4的PROM 实现31415926。

CT74194功能表（表1和表2）和CT74194及16×4的PROM 逻辑符号（图18）给定如下，16×4的PROM 的存储数据如表3所示。

S BS A （b ）A（a ） 图 16 A C B Y E D 图 17A B D A图1839.CMOS逻辑门具有功耗、抗干扰、稳定性等突出优点。

特别是高速74HC系列CMOS逻辑门，其平均传输时间与74LS系列TTL逻辑门。

40．门电路允许的端数目称为该门电路的系数。

一般门电路的此系数值为，最多不超过。

41．最小项ABCD的逻辑相邻项是。

（A）ABCD（B）ABCD（C）ABCD（D）ABCD42．清除竞争冒险的常用方法有（1）电路输出端加；（2）输入4加；（3）修改。

43．加法器分加法器和加法器两种。

串行加法器又称行波进位加法器，它将低位产生的信号逐位向高一位传递。

44．一般来说，SSI是电路的集成，MSI是电路的集成，而LSI和VLSI则是电路的集成。

45．采用四位比较器（74LS85）对两个四位次数进行比较时，先比较位。

（A）最低（B）次高（C）次低（D）最高46．一位全加器（FA）的输入信号是；输出信号是。

（A）A i，B i，C i-1；S i，C i （B）A i，B i，C i；S i，C i-1（C）1，1，1；S i，C i （D）0，0，0；S i，C i-147．串行加法器的进位信号采用传递，而并行加法器的进位信号采用传递。

（A）超前，逐位（B）逐位，超前（C）逐位，逐位（D）超前，超前48．在图19所示电路中，R A、R B、R1、R2分别为4位移位寄存器，其移位方向如图中所示。

设R A、R B内已存有二进制数码，则在第四个脉冲作用后，移位寄存器R1中的数码是，R2中的数码是。

R图1949．下列触发器中具有约束条件的是。

（A）基本RS触发器（B）主从RS触发器（C）钟控RS触发器（D）D触发器50．同步计数器和异步计数器比较，同步计数器的显著优点是。

（A）工作速度高（B）触发器利用率高（C）电路简单（D）不受CP时钟控制56．提供一频率信号发生器为4Hz，两个JK触发器、一个74LS161、一个3线—8线译码器（输出低电平有效）和3个3扇入的与非门，参考图20设计一控制电路，要求如下：第一秒计数器模3工作，第二秒计数器模3和模7工作，第三、四秒计数器模5和模7工作，第五、六秒计数器模7工作，第七、八秒计数器模5工作。

74LS161功能表51．有三个逻辑变量A 、B 、C ，它们分别表示一台电动机的正转、反转和停止的命令，A =1表示正转，B =1表示反转，C =1表示停止。

电动机任何时候只能执行一个命令，请写出描述上述情况的逻辑表达式。

52．请用CMOS 非门画出缓冲器。

53．图21为CMOS 传输门构成的基本触发器电路。

它由两个传输门TG 1、TG 2和非门相连，构成基本触发器。