（PCI Express插槽（黄和绿色） ）
3.4
总线结构(P52)
单总线（系统总线）
一、单总线结构
I/O接口
I/O接口 …
I/O接口
CPU
主存
I/O 设备1 I/O 设备2 … I/O 设备n
二、多总线结构
1. 双总线结构
特点：CPU把一部分功能下放给通道，另外， 将速度较低的I/O设备从单总线上分离出来。
数据线 的根数 每秒传输的最大字节数（MBps）
总线上的数据与时钟是同步、还是不同步。 一条信息线上分时传送两种信息。如：地址线 与 数据线 复用
地址线、数据线和控制线三种总线数的总和
并发、自动、仲裁、逻辑、计数 负载能力
P47表3.1 几种流行的微型计算机总线性能
总线带宽（又称总线的数据传输速率）
3.1
总线的基本概念
一、为什么要用总线？
二、什么是总线？
随着计算机的发展，应用领域的 不断扩大，I/O设备的种类和数 量也越来越多。人们希望随时增 添或减撤设备，用分散连接简直 是一筹莫展，由此出现了总线连 接。 总线是连接各个部件的信息传输线，是各个部
件共享的传输介质。
注意：某一个时刻，只允许一个部件向总线发送信息，而多个部件可以同 时从总线上接收相同的信息。
2. 单总线结构框图
特点：I/O设备与主存交换信息时， 原则上不影响CPU的工作，CPU仍可 继续处理不访问主存或I/O设备的 操作，CPU效率有所提高，但某一 单总线（系统总线） 时刻各部件都要占用总线时，就会 冲突。要设总线判优逻辑，影响整 机的速度。
I/O接口
I/O接口 …
I/O接口
CPU
主存
1. 机械特性
尺寸、形状、管脚数及排列顺序
确保电气上正确连接
2. 电气特性
传输方向 和有效的 电平 范围 地址 数据 控制
3. 功能特性
每根传输线的 功能
保证正确连接不同部件
4. 时间特性
信号的 时序 关系
三、总线的性能指标（P46）
1.总线宽度
2.标准传输率 3. 时钟同步/异步 4. 总线复用 5.信号线数 6. 总线控制方式 7.其他指标
时钟
T1 T2 T3 T4
地址
数据
写 命令
同步通信的优、缺点
优点：规定明确、统一，模块间的配合简单一致。 缺点：主、从模块时间配合属于强制性“同步”，必须 按最慢的部件来设臵公共时钟，严重影响了总线的工 作效率，设计带来局限性，缺乏灵活性。
(P61)例3.1 假设总线的时钟频率为100MHz，总线的传输周期为4 个时钟周期，总线的宽度为32 位，试求总线的数据传输率。若 想提高一倍数据传输率，可采取什么措施？ 解：(1)根据总线时钟频率为100MHz，得 1 个时钟周期为 1/100MHz = 0.01μs 总线传输周期为 0.01μs×4 = 0.04μs 由于总线的宽度为32 位 = 4B（字节） 故总线的数据传输率为4B/（0.04μs）= 100MBps (1/100M*4:32/8Ｂ＝１s:x x=100MBps) (2)若想提高一倍数据传输率，可以在不改变总线时钟 频率的前提下，使数据线宽度改为64 位，也可以仍保持 数据宽度为32 位，但使总线的时钟频率增加到200MHz。
8 MHz的16位数据通路
PCI 总线
SCSIⅡ 控制器 高性能图形
多媒体
高速局域网
ISA、EISA 图文传真
Modem
4. 多层 PCI 总线结构
CPU 存储器总线 桥0 桥4 PCI总线4 存储器
第一级桥
PCI设备
第二级桥 总线桥
桥5
PCI总线5 PCI总线0
桥1
桥3
设备 PCI总线3 PCI总线1
注意：由低位向 高位逐位传送。
串行通信总线
传输方式
并行通信总线
特点：串行－远距离，代价低（或借助电话网），并行－近距离（<30m）,代价高。
3.3 总线特性及性能指标
一、总线物理实现
CPU
插板 由许多导线直接印刷在电路板 上，延伸到各个部件 主存
I/O
插板
插板
BUS
主板
二、总线特性
保证机械上可靠连接
支 持 即 插 即 用
串行通信 总线标准
串行接口 总线标准
数据终端设备（计算机）和数据通信设备 （调制解调器）之间的标准接口
普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0)
USB
***PCI Express***
总 线 控 制 部 件
BS BR
I/O接口0 BG
I/O接口1
…
I/O接口n

…
3. 计数器定时查询方式
1 0
计数器
总 线 控 制 部 件
特点：当某个请求占用总线的设备 地址与计数值一致时，便获得总线 使用权，此时终止计数查询。特点： 优先次序可以改变（可由程序设臵 BS －总线忙 初始的计数值），电路故障不如链 数据线 BR－总线请求 式查询方式敏感，但增加的控制线 地址线 （设备地址线），控制较复杂 （log2n根）。 设备地址
I/O总线
I/O接口
…
I/O接口
DMA总线
高速外设 设备1
…
设备n
3. 三总线结构的另一种形式
局部总线
CPU 主存 局部I/O控制器 系统总线 Cache
局域网
SCSI
扩展总线接口
Modem
串行接口
扩展总线
4. 四总线结构
主存 CPU SCSI Cache/桥 多媒体 高速总线 FAX 扩展总线接口
注意：总线标准英文单词全称拼 写！！！ 带宽 33 MBps 33 MBps 133 MBps 132 MBps 528 MBps 266 MBps 533 MBps
总线时钟 8 MHz（独立） 8 MHz（独立） 32 MHz（CPU） 33 MHz（独立） 64 MHz（独立） 66.7 MHz（独立） 133 MHz（独立）
BS BR
I/O接口0
I/O接口1
…
I/O接口n
4. 独立请求方式
总 线 控 制 部 件
特点：响应速度快，优先次序控制 灵活（通过程序改变），但控制线 BG－总线同意 数量多（2n根），总线控制复杂。 BR－总线请求 数据线 地址线
BGn BRn
BG1
BR1
BG0
BR0
I/O接口0
排队器 排队器
I/O接口1 … I/O接口n
I/O 设备1 I/O 设备2 … I/O 设备n
3. 以存储器为中心的双总线结构框图
系统总线
现代计算机大 多数采用此总 线结构
特点：保留了I/O设备与存储器交换信息时不经过CPU 特点，因为增加了快速的存储总线，提高了传输效率， 减轻了系统总线的负担。
I/O接口
…
I/O接口
CPU
存储总线
主存
I/O 设备1 … I/O 设备n
四、总线标准
ISA
模块
系统
标 准 界 面
模块 总 线 标 准
EISA
VESA(LV-BUS) PCI AGP RS-232
系统
USB
总线标准可视为系统与各 模块、模块与模块之间的一个 互连的标准界面。 通用接口：按总线标准设计的接口。
几种流行的总线标准
总线标准 ISA EISA VESA (VL-BUS) PCI AGP RS-232 数据线 16 32 32 32 64 32
二、总线通信控制
1. 目的
解决通信双方如何获知传输开始和结束， 如何协调配合 问题
2. 总线传输周期（总线周期：完成一次总线操作的时间）
申请分配阶段
寻址阶段 传数阶段 结束阶段
主模块申请，总线仲裁决定
主模块向从模块 给出地址 和 命令
主模块和从模块 交换数据
主模块 撤消有关信息
3. 总线通信的四种方式
•主设备(模块)
对总线有 控制权 响应 从主设备发来的总线命令
链式查询
• 从设备(模块)
集中式 • 总线判优控制 分布式
计数器定时查询
独立请求方式
2. 链式查询方式
特点：离总线控制部件最近的设 备具有最高的优先级。只需很少 几根线（ 3根）就按一定优先次 BS －总线忙 序实现总线控制，且易扩充设备， BR－总线请求 但对电路敏感，且优先级低的设 BG－总线同意 备可能很难获得请求。 数据线 地址线
CPU、主存、I/O 设备之间（板级 总线或板间总线）
计算机各部件之间 的信息传输线
双向 与机器字长、存储字长有关
单向
有出
与存储地址、 I/O地址有关
有入
存储器读、存储器写 总线允许、中断确认
中断请求、总线请求
3.通信总线
用于计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等）
之间的通信。
系统总线
CPU
主存控制器 存储器 局部总线 控制器
标准总线 控制器
VL BUS
33 MHz的32位数据通路
SCSIⅡ 控制器
ISA、EISA …
多媒体
高速局域网
高性能图形
8 MHz的16位数据通路
图文传真
Modem
…
3. PCI 总线结构
系统总线
CPU
存储器
PCI 桥
标准总线 33 MHz的32位数据通路 控制器
PCI Express是新一代的总线接口。早在2001年的春 季，英特尔公司就提出了要用新一代的技术取代PCI总线 和多种芯片的内部连接，并称之为第三代I/O总线技术。 在2001年底，包括Intel、AMD、DELL、IBM在内的20多 家业界主导公司开始起草新技术的规范，并在2002年完成， 对其正式命名为PCI Express。 它采用了目前业内流行的点对点串行连接，比起PCI 以及更早期的计算机总线的共享并行架构，每个设备都有 自己的专用连接，不需要向整个总线请求带宽，而且可以 把数据传输率提高到一个很高的频率，达到PCI所不能提 供的高带宽。