的存储器
存放计算机运行期间的大量程序和数据
外存：大容量辅助存储器。 用来存放系统程序和大型数
据文件及数据库。
play
3.1.3 主存储器的技术指标
主存储器的主要几项技术指标
指标 存储容量 存取时间 存储周期
含义
在一个存储器中可以 容纳的存储单元总数
启动到完成一次存储器 操作所经历的时间
连续启动两次操作所 需间隔的最小时间
PROM
EPROM E2PROM
一次编程 多次编程
用户可自行改变产品中 可以根据用户
某些存储元
需要编程
可以用紫外光照射或电
擦除原来的数据，然后 再重新写入新的数据
可以多次改写 ROM中的内容
只能一次性改 写。已淘汰。
1. 掩模ROM
掩膜ROM的逻辑符号和内部逻辑框图
2. 可编程ROM
1)、EPROM --光擦除可编程只读存储器
计算机组成原理
23
控制总线 E
字长位数扩展的连接方式： 多个RAM芯片使用相同的地址信号、控制信号，数据线单
独列出，分别接到数据总线的对应位。
2．字存储容量扩展
当芯片单元中的的位数满足存储器位数的要求，但单 元数不满足存储器单元数要求时。 课本P73，例3
例：用16K×8位的存储器芯片构成64K×8位的存储器。
地址 数据 CS R/W
play
3.3 DRAM存储器
3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充 3.3.5 高级的DRAM结构 3.3.6 DRAM主存读/写的正确性校验
计算机组成原理
存储器（DRAM）。 SRAM存取速度快，但容量不如DRAM大。
3.2.1 基本的静态存储元阵列
3.2.2 基本的SRAM逻辑结构
3.2.3 存储器的读写周期
3.2.1 基本的静态存储元阵列
锁存器作 为存储元
计算机组成原理
play
7
3.2.2 基本的SRAM逻辑结构
SRAM芯片大多采用双译码方式，以便组织更大的存储容量。 二级译码： 将地址分成x向、y向两部分，第一级进行x向(行译码)和y向(列 译码)的独立译码,然后在存储阵列中完成第二级的交叉译码。
紫外线照射擦除信息
2)、E2PROM --电擦除可编程只读存储器
3.4.2 FLASH存储器
FLASH存储器也翻译成闪速存储器，它是高密度非失易失 性的读/写存储器。 高密度意味着它具有巨大比特数目的存储容量。 非易失性指存放的数据在没有电源时可以长期保存。 它既有RAM的优点 ，又有ROM的优点，称得上是存储 技术划时代的进展。
读与写 的互锁
逻辑
play
3.2.3 存储器的读写周期
计算机组成原理
9
3.2.3 存储器的读写周期
计算机组成原理
play
10
【例】 下图是SRAM的写入时序图。其中R/W是读/写命令控 制线，当R/W线为低电平时,存储器按给定地址把数据线上的数 据写入存储器。请指出下图写入时序中的错误，并画出正确的 写入时序图。
字长位数扩展法
• 当芯片的单元数满足存储器单元数的要求，但单元中的位
数不满足要求时，需要进行字长位数扩展。
字存储容量扩展法
• 当芯片单元中的的位数满足存储器位数的要求，但单元数
不满足存储器单元数要求时，需进行字存储容量扩展。
字位同时扩展法
• 当芯片的单元数和单元的数据位均不满足存储器的要求时
用 4 片 16K×8 位 RAM ， 扩 展成64K×8位存储器
片号 1 2 3 4
A15A14 00 01 10 11
A13 … A0 00…0 ~ 11…1 00…0 ~ 11…1 00…0 ~ 11…1 00…0 ~ 11…1
A15 … A0 0000~03FF 4000~7FFF 8000~BFFF C000~FFFF
计算机组成原理
0
1
2
3
play 26
字存储容量扩展
字存储容量扩展的连接方式：
各芯片使用相同的数据线、控制线。
CPU地址位数 > 芯片的地址输入位数
•取一部分CPU地址，送各芯片的地址线； •另一部分CPU地址（高位地址），经译码器产生一
组片选信号，各芯片的片选端选用其中一个片选 信号。
内存条有30脚、72脚、100脚、144脚、168脚、184脚、240 脚等多种形式。
计算机组成原理
30
3.3.5 高级的DRAM结构
1、FPM DRAM —快速页模式动态存储器 2、CDRAM —带高速缓冲存储器（cache）的动态存储器 3、SDRAM —同步型动态存储器 4、DDR — DDR SDRAM，双倍速率SDRAM
行地址由行选通信号/RAS打入到行地址锁存器； 列地址由列选通信号/CAS打入到列地址锁存器。
（2）增加了刷新计数器和相应的控制电路。
DRAM读出后必须刷新，而未读写的存储元也要 定期刷新，而且要按行刷新，所以刷新计数器的长度 等于行地址锁存器。
计算机组成原理
18
3.3.3 读/写周期、刷新周期
读周期、写周期的定义是从行选通信号RAS下降沿开始，到下 一个RAS信号的下降沿为止的时间，也就是连续两个读周期的 时间间隔。
FLASH存储元是在EPROM存储元基础上发展起来的，由 此可以看出创新与继承的关系。
闪速存储器中的存储元，由单个MOS晶体管组成，除漏极 D和源极S外，还有一个控制栅和浮空栅。
FLASH存储器基本操作
写0，就是要在控制栅C上加正电压
控制栅加 上正电压
存储元擦除后原 始状态全为1
读出电路检 测到有电流， 表示存储元
思路：1)所需芯片数量：
(64K×8位)/(16K×8位) =4片
2)芯片的连接方式 ▲ 地址线：存储器16位A15～A0；芯片14位A13～A0
高两位地址A15、A14用于选择芯片 ▲ 数据线：存储器8位；芯片8位 ▲ 控制线：读写控制；
片选——由高位地址经译码进行控制
计算机组成原理
25
字存储容量扩展
计算机组成原理
31
3.3.6 DRAM主存读/写的正确性校验
DRAM通常用做主存储器，其读写操作的正确性与可靠性至 关重要。因此需进行正确性校验。
正常的数据位上增加附加位，用于读/写操作正确性校验。增 加的附加位也要同数据位一起写入DRAM中保存。
奇偶校验码 海明校验码 CRC校验码
计算机组成原理
存储器芯片结构：
芯片的存储容量＝2M×N＝存储单元数×每个存储单元的数据位数
M＝芯片地址线的个数；N＝数据线的个数
存储器芯片的容量是有限的,为了满足实际存储器的容量要求， 需要对存储器进行扩展。
• 字长位数扩展 • 字存储容量扩展 • 字位同时扩展法
计算机组成原理
21
3.3.4 存储器容量的扩充
中存1
晶体管源极S加上正 电压 ，吸收浮空栅
中的电子，使全部 存储元变成1状态
FLASH存储器的阵列结构
• 在某一时间只有一条行选择线被激活。
40
• 目前市场上常见的FLASH存来自器：•U盘•
CF卡
•
SM卡
•
SD/MMC卡
•
记忆棒
41
3.5 并行存储器
▲ 3.5.1 双端口存储器
—空间并行技术
计算机组成原理 第3章课件
3.1 存储器概述
3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 主存储器的技术指标
按存储介质分
半导体存储器
任何存储单元的内容都能被
磁表面存储器 随机存取，且存取时间和存 随机存储器 半储导单元体的存物储理位器置无关
按存取方式分
顺序存储器 磁只存能取表按时面某间存种和顺存储序储器来单存元取的，物
表现 存储空间的大
小
主存的速度
主存的速度
单位 字数，字节数
ｎｓ ｎｓ
存储器带宽
单位时间里存储器所 存取的信息量
数据传输速率 技术指标
位/秒，字节/秒
3.2 SRAM存储器
目前广泛使用的内存是半导体存储器。 优点：存取速度快，存储体积小，可靠性高，价格低； 缺点：断电后不能保存信息。 根据存储原理不同，可分为静态读写存储器（SRAM）和动态读写
计算机组成原理
play
19
2、刷新周期
刷新周期：DRAM存储位元是基于电容器上的电荷量存储， 这个电荷量随着时间和温度而减少，因此必须定期地刷新， 以保持它们原来记忆的正确信息。
刷新操作有两种刷新方式：
• 集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。
• 例如刷新周期为8ms的内存，将8ms时间分为两部分：前一段
计算机组成原理
27
3．字和位同时扩展
当芯片的单元数和单元的数据位均不满足存储器的要 求时需要进行字和位的同时扩展。
例：用2114芯片（1K×4位）组成4K×8位存储器。
解：所需芯片数： 14KK48位位＝（8 片）
▲地址线：存储器12位A11～A0；2114芯片10位A9～A0
高两位地址A11、A10用于选择芯片 — 4组芯片
▲ 数据线：存储器8位；芯片4位。
两片2114的数据线分别连接D7～D4和 D3～D0
◆ 将2114芯片分为4组，每组2片芯片。
▲ 控制线：读写控制；
片选——由高位地址经译码进行控制
计算机组成原理
28
A10
2:4
A11