院系： 专业班级： 学号： 姓名： 座位号：
A. 4
B. 3
C. 6
D. 5
7. 下列电路中属于时序逻辑电路的是
【 】
A. 加法器
B. 数据分配器
C. 计数器
D. 译码器
8. 下列关于门电路的使用，描述不正确的是 【 】
A. TTL 与非门闲置输入端可以直接接电源
B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用
C. CMOS 或门闲置输入端应接地
D. CMOS 门电路的闲置输入端不允许悬空
9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】
A. 同时增大R 、C 值
B. 同时减小R 、C 值
C. 同比增大R 值减小C 值
D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】
A. ROM
B. 动态RAM
C. MUX
D. 静态RAM
1. 8位D/A 转换器的理论分辨率是_____________________。

2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。

3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。

4. 图2.1所示集成计数器的模M=_____________________。

图2.1 （题2.4图）
5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。

二、填空题
（每小题2分，共20分）
6. 对于T 触发器，当T=______时，触发器处于保持状态。

7. 逻辑函数C B AB F +=的反函数F 为_____________________。

8. 5个变量的逻辑函数全部最大项有_____________________个。

9. 二进制数()20110.101110转换成十进制数是___________________。

10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。

1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。

（ ）
2. 对于二进制正数，反码和补码相同。

（ ）
3. 半加器只能用于对两个1位二进制数相加。

（ ）
4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。

（ ）
5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。

（ ）
6. 分析组合逻辑电路的目的是要得到逻辑电路的真值表。

（ ）
7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。

（ ）
8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。

（ ）
9. 两个或多个OC 门的输出端可以直接相连，实现线与。

（ ） 10. 可编程阵列逻辑PAL 的与阵列可编程，或阵列不可编程。

（ ）
1. 写出图4.1所示电路表示的逻辑函数关系式；
F
A
C B
图4.1（题4.1）
F= _____________________
2. 画出实现逻辑函数C B A ABC Y +=的门电路图；
3. 由D 触发器和与非门组成的电路如图
4.2所示，试画出Q 端的波形，设电路
初态为
0；
A
Q
12345CP
A Q
图4.2（题4.2）
4. 用卡诺图法将逻辑函数()∑=)15,14,12,10,8,7,5,2,0(m D ,C ,B ,A Y 化成最简
“与或”表达式。

四、综合题
（每小题5分，共20分）
三、判断题（正确的在题号后括号内填写“T ”,错误的填写“F ”）
（每小题1分，共10分）
院系： 专业班级： 学号： 姓名： 座位号：
1. 设计一个数值范围判别电路，设电路输入A 、B 、C 、D 为表示1位十进制数X 的8421BCD 码，当84≤≤X 时，输出Y=1，否则输出Y=0。

试回答以下问题： 1.1 根据电路描述列写真值表；（2分）根据真值表写出逻辑函数表达式，并化简 成最简与或表达式；（3分）
1.2 用3-8线译码器和少量逻辑门实现1.1题目中得到的最简与或表达式；（需要简单的过程）（5分）
图5.1 （题5.1.2图）
1.3 用8选一的数据选择器来实现1.1题目中得到的最简与或表达式。

（要有必要
的过程)（5分）
五、分析设计题
（每小题15分，共30分）
2．时序逻辑电路分析与设计（15分）；
图5.3 （题5.2图）
2.1 根据图5.3电路写出时钟方程、驱动方程、状态方程；（6分）
2.2 写出电路的状态转换表；（3分）
2.3 画出状态转换图；（3分）
2.4 根据状态图画出时序图。

（3分）
图5.4 （题5.2.4图）
CP Q 0Q 1Q 2。