………密………封………线………以………内………答………题………无………效……电子科技大学二零零七至二零零八学年第二学期期中考试“数字逻辑设计及应用”课程考试题 期中卷（120分钟）考试形式：闭卷 考试日期 2008年4月26日课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末60 分1-1．与十进制数 (0. 4375 )10 等值的二进制数表达是 ( A ) A. ( 0.0111 ) 2 B. ( 0.1001 ) 2 C. ( 0.0101 ) 2 D. ( 0.01101 ) 2 1-2． 与十六进制数（FD ．A ）16等值的八进制数是( A )8A. ( 375.5 )8B. ( 375.6 )8C. ( 275.5 )8D. ( 365.5)8 1-3．与二进制数(11010011) 2 对应的格雷码表达是 ( C ) GrayA. ( 11111010 ) GrayB. (00111010 ) GrayC. ( 10111010 )GrayD. (11111011 ) Gray 1-4．下列数字中与(34.42)8 相同 的是（ B ）A.（011010.100101）2B.（1C.88）16 C.（27.56）10D.（54.28）5 1-5．已知[A]补=（10010011），下列表达式中正确的是（ C ）A. [–A]反=（01101100）B. [A]反=（10010100）C. [-A]原=（01101101）D. [A]原=（00010011）1-6．一个十六路数据选择器，其选择控制输入端的数量为（ A ）A ．4个 B. 6个 C. 8个 D. 3个1-7．四个逻辑相邻的最小项合并，可以消去（ B ）个因子。

A. （ 1 ）B. （ 2 ）C. （ 3 ）D.（ 4 ）1-8．设A 补=（1001），B 补=（1110），C 补=（0010），在下列4种补码符号数的运算中，最不可能产生溢出的是 （ D ）A. [A-C]补B. [B-C]补C. [A+B]补D. [B+C]补 1-9．能够实现“线与”的CMOS 门电路叫（ D ）A. （ 与门 ）B. （ 或门 ）C. （集电极开路门）D. （漏极开路门） 1-10．CMOS 三输入或非门的实现需要（ C ）个晶体管。

A. （ 2 ）B. （ 4 ）C. （ 6 ）D. （ 8 ） 1-11．三态门的三个输出状态分别为：逻辑“1”、逻辑“0”和（ C ）A. （短路）B. （ 5V ）C. （高阻）D. （ 0.3V ） 1-12．与()x y xz ''+等价的逻辑关系为（ D ）A. XYZB. XY ’+XZ ’C. XY ’+X ’Z ’D. XY ’Z………密………封………线………以………内………答………题………无………效……1-13．逻辑式(),,2,3,4,5A B C∏等价的标准和表达式为（ B ）A. AB A B ''+B.(),,0,1,6,7A B C∑C. A B AB ''+D.(),,2,3,4,5A B C∑1-14．表示148个不同的符号或状态，至少需要多少位二进制编码（ C ）A.4位B. 6位C. 8位D. 10位1-15．对于按照逻辑式F AC BC '=+实现的电路，下列说法正确的是（ A ）A. 存在静态1型冒险B.存在静态0型冒险C.存在上述两种冒险D. 上述两种冒险都不存在二、选择题（单选题，每题3分，共45分）2-1．逻辑式(),,,6,7,8,9,13,14,15W X Y Z∑的最简和之积表达式为（ A ）A. ()()()W Y X Y X Y Z ''++++B. ()()()W Y X Y X Y Z '''''++++C. ()()()W Y Z X Y W X Y '''''+++++D. ()()()W Y Z X Y W X Y '''+++++2-2．利用二选一多路复用器(Y=SD 1+S ’D 0)，可以实现多种不同的逻辑功能。

下面电路中，能够实现F=A ⋅B 功能的是（ A ）。

2-3. 用卡诺图(Karnaugh Map )求下列逻辑函数F =)15,4(d )13,9,8,7,6,5,1(ZY,X,W,+∑的最简积之和表达式（与或表达式）是（ B ）A ． F= W ’X + Y ’Z + WX ’Z ’ + XZB 。

F= W ’X + Y ’Z + WX ’Y ’C ． F= W ’XY + Y ’Z + WX ’Z ’D 。

F= W ’XZ ’ + Y ’X ’Z + WX ’Z ’ + XZ2-4. 在同一四变量逻辑系统中，函数F1 = ∑ABCD (2,4,5,7,9,14) 和F2 = ∏ABCD (1,6,8,10,11,13) 之间满足（ A ）关系。

A. 对偶B. 相等C. 香农展开D. 反演（互非）2-5. 采用与或结构设计一个3输入表决器（输入占多数时输出高电平），至少需要采用多少个与门（ B ）A. 2个B.3个C.4个D.5个………密………封………线………以………内………答………题………无………效……2-6. 已知逻辑函数为：F =(((A +B)’ + C ’ )’ + D)’, 在下面的四张真值表F I 、F II 、F III 、F IV 中，符合上述要求的真值表是（ C ）。

A. F IB. F IIC. F IIID. F IV A B C D F I F II F III F IV 0 0 0 0 1 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 0 1 1 1 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 D 1 0 1 1 0 1 0 D 1 1 0 0 1 0 1 D 1 1 0 1 0 1 0 D 1 1 1 0 0 1 0 D 1 1 1 1 0 1 0 D2-7. 已知二变量输入逻辑门的输入A 、B 和输出F 的波形如图所示，判断是（ D）逻辑门的波形。

A. 与非门B. 异或门C. 同或门D. 无法判断2-8. 以下描述一个逻辑函数的方法中只有( C )能唯一表示。

A.表达式B.逻辑图C.真值表D.波形图2-9. 用八选一多路复用器74x151实现四变量函数∑=ABCD F )15,13,12,10,9,7,6,3(,若电路的部分连接如图所示，则74x151的输入D2端应接（ A ）。

A. 逻辑0 B. 逻辑1 C. 输入D D. 输入D 取非2-10. 逻辑函数())12,11,10,3,0(15,14,9,8,2,1,,,d FZ Y X W +=∑;其最简和之积表达式为( B ).A. ( (W +X ’)(X ’+Y+Z ’) )B. ( (W+X ’)(X ’+Y) )C. ( (X+Y ’) (W ’+X) )D. ((W ’ +X)(X+Y ’+Z) )AF B………密………封………线………以………内………答………题………无………效……2-11. 计算机内以2的补码形式存有多个二进制有符号数。

所有数字的长度都是8位。

则若计算机内数码 A=01011010, B=10001011, 则 -A+B=（ B ）。

A.（00110001,无溢出） B.（00110001,溢出） C.（00110101,溢出） D.（00110101,无溢出）2-12．在下列电路中，设每个门电路的平均延迟时间为5ns 。

在稳定状态下，若A 在时间t=0时从高电平突变到低电平，则F 发生第二次电平变化的时间为( D )A.t=5nsB. t=10nsC. t=15nsD. t=20ns2-13．优先编码器74LS148输入为: I 0-L ，I 1-L ，I 2-L ，I 3-L ，I 4-L ，I 5-L ，I 6-L ，I 7-L ，输出为Y 2-L ,Y 1-L ,Y 0-L 。

I 7-L 具有最高优先级，当使能输入S _L =0 ， I 2-L =I 5-L =I 6-L =0, I 0-L =I 1-L =I 3-L =I 4-L =I 7-L =1时，输出Y 2-L ,Y 1-L ,Y 0-L 应为( B ).A.( 110 )B. ( 001 )C. ( 010 )D. ( 101 )2-14．右边电路中，当C1，C2=（ D ）时，F=(A+B)’。

A ．（0，0） B ．（0，1） C ．（1，0） D ．（1，1）2-15．某组合逻辑电路的输入波形A ，B ，C 和输出波形F 如下图所示。

该电路的标准和表达式为（ D ）A. (),,1,3,5,7A B C∑B. (),,0,2,4,6A B C∑ C. (),,2,3,5,7A B C∑D.(),,1,2,4,7A B C∑三、选择题（多选题，每题2分，共10分）评分要求：全对得2分，有错扣1分，全错不得分。

3-1．已知有二输入逻辑门，输入A 、B 与输出F, 若满足A=1, B=1时, F=0，则A , B 与F 之间的逻辑关系可能是( A 、 C 、 D )A. 异或B. 同或C. 与非D. 或非………密………封………线………以………内………答………题………无………效……3-2． 在4输入CMOS 与非门的使用中，如有未用输入信号端应作（ A 、B ）的处理。

A. ( 接电源正极 ) B. ( 接逻辑“1” ) C. ( 接逻辑“0” ) D. ( 接地 )3-3．下列可能产生两组竞争—冒险问题的逻辑函数是( A 、D )A. F=A’·B + A·C + B’·CB. F=A’·B + A·C + B·CC. F=(A+B)·(B’+C)·(C+D)D. F=(A+B’)·(B+C)·(C’+D)3-4．已知函数)'''()''(),,,(C B D C AB D C B A F ++=，则它的最简表达式有（ A 、B ）。

A.（ A ’+B+C ’D ’ ） B.（ (A ’+B+C ’)(A ’+B+D ’) ） C.（A ’+B+B ’C ’D ’） D.（A ’+B ）3-5．使得4输入CMOS 或非门的输出为“0”的输入情况有 ( A 、D 、E )A. 全部输入取“1”B. 全部输入取“0”C. 全部输入悬浮（不接）D. 全部输入中有“0”E. 全部输入中有“1”四、分析、设计题部分：4-1．试采用与或结构设计一输入为8421BCD 码的译码器，分别采用利用无关项进行化简和不利用无关项进行化简，请比较两种方案实现的译码器中所使用的一级与门数量以及与门输入端数量的差异。