表达式化简成相应形式的最简表达式；
3、画出逻辑图。
用与非门实现
写原函数最简与或式
例：F1 = AB + CD = AB ·CD 用或非门实现 写原函数最简或与式
例：F2 = (A+B) · (C+D) = A+B + C+D
用与或非门实现
写反函数最简与或式
例：F3 = AB + C , 则 F3 = AB + C
BC A 0 1
00 01 11 10 1 1 1 1 Si
BC 00 01 11 10 A 0 1 1 1 1 1
(2)用卡诺图对其化简：
Ci Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 Ci=BiCi-1+AiCi-1+AiBi
Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =Bi(AiCi-1)+Bi(AiCi-1) =Ai Bi Ci-1 BC A 00 01 11 10 1 1 1 1 BC A 00 01 11 10 1 1 1 1
&
A
D
& &
&
B
S
1
(a)电 路
C
解：1、如图推导输出函数表达式。 2、化简： S=A· AB+B· AB=A（A+B）+B（A+B） =AB+AB=AB
C=AB
3、列真值表：
A 0 0 1 1
B 0 1 0 1
S
C
0 1 1 0
0 0 0 1
CO
半加器逻辑符号
4、功能分析： S为A、B的二进制和，C为本位向高 位的进位。 该电路为半加器，只考虑本位两数相加，以及 对高位的进位，不考虑低位对本位的进位。
例2：分析下图所示电路逻辑功能：
D F1 =1 F2
C
B
=1
F3
F4
A
解：
F1=D，F2=CA， F3=BA， F4=A
真值表：
A BC D 0000 0001 0010 0011 0100 0101 0110 0111 F4 F3 F2 F1 0000 0001 0010 0011 0100 0101 0110 0111 A BC D 1000 1001 1010 1011 1100 1101 1110 1111 F4 F3 F2 F1 1110 1111 1100 1101 1010 1011 1000 1001
输入 输出 D1 D2 D3 D4 F 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
奇校验码产生电路
4.1.2 组合逻辑电路的设计
设计是分析的一个逆过程，由逻辑功能电路图。
设计步骤（双轨输入情况下） 1、根据给定的逻辑功能，列出真值表； 2、写出逻辑表达式，并根据所选器件，将原
3）逻辑图： A C B D
&
≥1
F
&
例 4.1.4 试设计一个1位二进制数比较单元。 解： (1) 列真值表
输 A 0 0 1 1
入 输 出 B FA<B FA=B FA>B 0 0 1 0 1 1 0 0 0 0 0 1 1 0 1 0
(2)写最简表达式； FA>B = AB
FA=B = A B + A B FA<B = AB
功能：将8421BCD码转换成2421BCD码。
3
4
例4.1.2 分析如图所示的逻辑电路的逻辑功能。
D1 D2 D3 D4
=1 =1 =1
F
解： (1)写出逻辑表达式 F = D1⊕ D2 ⊕ D3 ⊕ D4 = D1⊕ D2 ⊕ D3 ⊕ D4
(2) 列真值表
输入 输出 D1 D2 D3 D4 F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 (3) 确定逻辑功能
B C D
F
图 4.1.7 (b)
图(a) 为二级5与非门，图(b) 为三级4与非门。 图(b)虽然门电路数少，但级数多，致使工作速
度慢。
最简的标准 ： (1) 项数最少 (2) 每项中的变量数最少 (3)要求电 路的工作速度较高时，优先考虑级数最少
例1：设计一个一位全加器。
解：在半加器的基础上，考虑低位的进位：
Ai
Bi
Ci-1
全 加 器
Si Ci
(1)列出真值表：
Ai Bi Ci-1 Si 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
Ci 0 0 0 1 0 1 1 1
0 1
0 1
Ci=Ci-1(AiBi)+AiBi
(3)画逻辑电路，如下图(a)所示。
Ai Bi C i-1
& 1 & =1 =1
4
5
Si
Ci
图 4.1.4 (a) 全加器电路
CI
CO
D
图 4.1.4 (b) 全加器逻辑符号
S2 S1
S0

C
2
CO
CI
C
1
CO
CI
C
0
CO
CI
A2 B2
A1 B1
画逻辑电路图，
如右图(a)所示。
图 4.1.7 (a)
对函数还可做如下变换： F = AB + BC + BD + ABCD
= B ( A + C + D ) + ABCD
= B ACD + ABCD
C B A D A
& & & &
= B ACD · ABCD 相应的逻辑电路图， 如右图(b)所示。
第四章 组合逻辑电路
组合逻辑电路: 输出只取决于当时 于当 时的输入，且与电路以前的状态有 关。
I1 I2 In
组 合 电 路
图 4.0.1
F1 F2 Fn
其中，Ii 和 Fi 都是二值逻辑信号 Fi=fi（I1，I2，…In），（i=1,2,…，m）
4.1 SSI构成的组合逻辑电路的分析和设计
4.1.1 组合逻辑电路的分析 对给定电路进行功能分析。分析步骤： 1、从输入到输出逐级地推导输出函数表达式。 2、利用代数法或卡诺图法对表达式进行化简。 3、列出真值表。 4、功能分析，电路设计评估。
例4.1.1 分析下图所示逻辑电路的逻辑功能：
1
2
A 1 1 1 1 1 1 1 1
B C D F 0 0 0 1 0 0 1 1 0 1 0 Φ 0 1 1 Φ 1 0 0 Φ 1 0 1 Φ 1 1 0 Φ 1 1 1 Φ
2）卡诺图化简：
CD AB 00 00 01 11 Φ 10 1 01 11 10 1 1 1 Φ Φ Φ 1 Φ Φ
F=A+BD+BC
(3)画逻辑电路
A
1 & 1
F A <B F A =B FA > B
B
C
1
&
图 4.1.5
例 4.1.6 用与非门实现函数 F = AB + BC + BD + ABCD 。 解：由于函数已是最简与
A B B C B D B C D A
& & & & &
或式，直接将F两次取反
，
F
得= AB · F BC · BD · ABCD
A0 B0
用3个一位全加器串行实现3位二进制加法器
例2：设计一个四舍五入电路，输入ABCD按8421
BCD码表示一位十进制数X，F为输出，即：X≥5时
，F=1，X<5时，F=0。 解：1）列真值表：
真值表： A 0 0 0 0 0 0 0 0 B C D 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F 0 0 0 0 0 1 1 1