第九章续 表面钝化
西南科技大学理学院 2013.4. 15
§9.1 概述
一、钝化膜及介质膜的重要性和作用 1、改善半导体器件和集成电路参数
2、增强器件的稳定性和可靠性
二次钝化可强化器件的密封性，屏蔽外界杂质、离子电荷、 水汽等对器件的有害影响。 3、提高器件的封装成品率 钝化层为划片、装架、键合等后道工艺处理提供表面的机械 保护。 4、其它作用 钝化膜及介质膜还可兼作表面及多层布线的绝缘层。
2、对材料物理性质的要求 （1）低的内应力。高的张应力会使薄膜产生裂纹，高的压 应力使硅衬底翘曲变形。 （2）高度的结构完整性。针孔缺陷或小丘生长会有造成漏 电、短路、断路、给光刻造成困难等技术问题。 （3）良好的粘附性。对Si、金属等均有良好的粘附性。 3、对材料工艺化学性质的要求 （1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能， 适于批量生产。
（2）便于图形制作。能与光刻，特别是细线条光刻相容； 应有良好的腐蚀特性，包括能进行各向异性腐蚀，与衬底有良 好的选择性。 （3）可靠性好。包括可控的化学组分，高的纯度，良好的 抗湿性，不对金属产生腐蚀等。
三、钝化膜及介质膜的种类 钝化膜及介质膜可分为无机玻璃及有机高分子两大类。
无 机 玻 璃 氧化物 SiO2 , Al2O3 , TiO2 , ZrO2 , Fe2O3 , SixOy (SIPOS)
（1）来源：由氧化过程中的 Si/SiO2界面处的结构缺陷（如 图中的悬挂键、三价键）、界面附近氧化层中荷电离子的库仑 势、Si/SiO2界面附近半导体中的杂质（如Cu、Fe等）。 （2）影响：界面陷阱电荷影响 MOS器件的阈值电压、减小 MOS 器件沟道的载流子迁移率，影响 MOS 器件的跨导；增大 双极晶体管的结噪声和漏电，影响击穿特性。 （3）控制界面陷阱电荷的方法
二、对钝化膜及介质膜性质的一般要求 1、电气性能要求 （1）绝缘性能好。介电强度应大于5MV/cm； （2）介电常数小。除了作 MOS电容等电容介质外，介电常 数愈小，容性负载则愈小。
（ 3）能渗透氢。器件制作过程中，硅表面易产生界面态， 经H2 退火处理可消除。
（ 4）离子可控。在做栅介质时，希望能对正电荷或负电荷 进行有效控制，以便制作耗尽型或增强型器件。 （5）良好的抗辐射。防止或尽量减小辐射后氧化物电荷或 表面能态的产生，提高器件的稳定性和抗干扰能力。
硅酸盐
氮化物
PSG , BSG , BPSG
Si3N物
有机 高分 子 合成树脂
a-Si:H
聚酰亚胺类，聚硅氧烷类
合成橡胶
硅酮橡胶
§9.2 Si-SiO2系统
一、SiO2膜在半导体器件中的主要用途 1、SiO2膜用作选择扩散掩膜
利用SiO2对磷、硼、砷等杂质较强的掩蔽能力，通过在硅 上的二氧化硅层窗口区向硅中扩散杂质，可形成PN结。
3、氧化物固定正电荷Qf 固定正电荷存在于SiO2中离Si-SiO2界面约20Å范围内。 （1）来源：由氧化过程中过剩硅（或氧空位）引起，其密度 与氧化温度、氧化气氛、冷却条件和退火处理有关。 （ 2 ）影响：因 Qf 是正电荷，将使 P 沟 MOS 器件的阈值增加， N道MOS器件的阈值降低；减小沟道载流子迁移率，影响MOS 器件的跨导；增大双极晶体管的噪声和漏电，影响击穿特性。 （3）控制氧化物固定正电荷的方法 （ a）氧化物固定正电荷与晶向有关： (111)>(110)>(100)， 因此MOS集成电路多采用(100)晶向。 （b）氧化温度愈高，氧扩散愈快，氧空位愈少；氧化速率 愈大时，氧空位愈多，固定电荷面密度愈大。采用高温干氧氧 化有助于降低Qf 。 （c）采用含氯氧化可降低Qf 。
（ 1）来源：任何工艺中（氧化的石英炉管、蒸发电极等） 或材料、试剂和气氛均可引入可动离子的沾污。 （ 2 ）影响：可动正离子使硅表面趋于 N型，导致 MOS 器件 的阈值电压不稳定；导致 NPN晶体管漏电流增大，电流放大系 数减小。 （3）控制可动电荷的方法
（a）采用高洁净的工艺，采用高纯去离子水，MOS级的 试剂，超纯气体，高纯石英系统和器皿，钽丝蒸发和自动化操 作等。 （ b）磷处理，形成 PSG-SiO2 以吸除、钝化 SiO2 中的 Na+。
2、SiO2膜用作器件表面保护层和钝化层 （1）热生长SiO2电阻率在1015.cm以上，介电强度不低于 5106 V/cm,具有良好的绝缘性能，作表面一次钝化； （ 2 ）芯片金属布线完成后，用 CVD-SiO2 作器件的二次钝 化，其工艺温度不能超过布线金属与硅的合金温度。 3、作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、 电容介质等） 4、离子注入中用作掩蔽层及缓冲介质层
二、Si-SiO2 系统中的电荷 1、可动离子电荷Qm 常规生长的热氧化SiO2中一般存在着1012~1014cm-2的可动正 离子，由碱金属离子及氢离子所引起，其中以Na+的影响最大。 Na+来源丰富且SiO2几乎不防Na+，Na+在SiO2的扩散系数和迁移 率都很大。在氧化膜生长过程中，Na+倾向于在SiO2表面附近积 累，在一定温度和偏压下，可在SiO2层中移动，对器件的稳定 性影响较大。
（a）界面陷阱密度与晶向有关： (111)>(110)>(100)，因此 MOS集成电路多采用(100)晶向（有较高的载流子表面迁移率）； 而双极型集成电路多选用(111)晶向。 （ b） 低 温 、 惰 性 气 体 退 火 ： 纯 H2 或 N2-H2 气 体 在 400~500℃退火处理，可使界面陷阱电荷降低 2~3数量级。原因 是氢在退火中与悬挂键结合，从而减少界面态。 （c）采用含氯氧化，可将界面陷阱电荷密度有效控制在 1010/cm2数量级。
（c）采用掺氯氧化，以减小Na+ 沾污，并可起钝化Na+ 的 作用。
2、Si-SiO2 界面陷阱电荷Qit（界面态）
指存在于Si-SiO2界面，能带处于硅禁带中，可以与价带或 导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界 面态可作为复合中心或产生中心，靠近价带或导带的可作为陷 阱。界面陷阱电荷可以带正电或负电，也可以呈中性。