2、金属功函数、氧化硅中电荷对C-V特性的影响
§9.3 主要的钝化方法
一、集成电路钝化的一般步骤 典型集成电路制造过程中至少包含三个钝化工序步骤：
1 、衬底氧化层（特别是 MOS 集成电路中的栅氧化层）生 长过程中的钝化。
通常采用含氯氧化，或 HCl 处理氧化石英管。 2、衬底和金属化层之间或多层金属化层之间绝缘隔离氧化 层的钝化工艺。 通常采用磷硅玻璃钝化工艺，为降低回流温度，有时采用 硼磷硅玻璃钝化。 3、芯片的最终钝化层。 常采用SiO2+Si3N4(或Al2O3) 或磷硅玻璃。其中，SiO2 主要 用作为Si3N4 应力缓解层。
3、氧化物固定正电荷Qf 固定正电荷存在于SiO2中离Si-SiO2界面约20Å范围内。 （1）来源：由氧化过程中过剩硅（或氧空位）引起，其密度 与氧化温度、氧化气氛、冷却条件和退火处理有关。 （ 2 ）影响：因 Qf 是正电荷，将使 P 沟 MOS 器件的阈值增加， N道MOS器件的阈值降低；减小沟道载流子迁移率，影响MOS 器件的跨导；增大双极晶体管的噪声和漏电，影响击穿特性。 （3）控制氧化物固定正电荷的方法 （ a）氧化物固定正电荷与晶向有关： (111)>(110)>(100)， 因此MOS集成电路多采用(100)晶向。 （b）氧化温度愈高，氧扩散愈快，氧空位愈少；氧化速率 愈大时，氧空位愈多，固定电荷面密度愈大。采用高温干氧氧 化有助于降低Qf 。 （c）采用含氯氧化可降低Qf 。
0 ox Cox 式中， 是单位面积的 d
1 1 1 C Cox CD

氧化层电容，d是氧化层厚度， Cox与栅压V无关。CD 是单位 面积的半导体势垒电容。对于 确定的衬底掺杂浓度和氧化层 厚度，CD 是表面势s（也是栅 压V）的函数。因此总电容C也 是s 的函数。
（1）当V < 0时，硅表面附近的能带上弯，表面空穴积累，在 V << 0时，C = Cox ； （2）当V = 0时，S = 0，能带平直，C = CFB（平带电容）； （3）当V > 0时，能带下弯，表面空穴耗尽，势垒电容随栅压 增加而下降，因而总电容C也随V下降。W是耗尽层宽度，其与表 面势的关系为： qN W 2 2 。
（ 1）来源：任何工艺中（氧化的石英炉管、蒸发电极等） 或材料、试剂和气氛均可引入可动离子的沾污。 （ 2 ）影响：可动正离子使硅表面趋于 N型，导致 MOS 器件 的阈值电压不稳定；导致 NPN晶体管漏电流增大，电流放大系 数减小。 （3）控制可动电荷的方法
（a）采用高洁净的工艺，采用高纯去离子水，MOS级的 试剂，超纯气体，高纯石英系统和器皿，钽丝蒸发和自动化操 作等。 （ b）磷处理，形成 PSG-SiO2 以吸除、钝化 SiO2 中的 Na+。
要消除Si-SiO2系统中的电荷及器件表面沾污对器件的影响， 一是采用表面多次钝化工艺，二是采用保护环和等位环等措施 来减小其影响。
晶体管的保护环和等位环
四、Si-SiO2结构性质的测试分析 1、MOS C-V特性与Si-SiO2结构性质的关系 理想 MOS 结构假定： 1 ） SiO2 中不存在电荷与界面陷阱； 2）金属半导体功函数差为零。这种MOS电容为氧化层电容 Cox 和半导体势垒电容CD 的串联。单位面积的MOS电容C为：
（2）钝化Na+的机理
（a）高温过程中氯进入SiO2，在Si/SiO2界面处与三价硅和 过剩硅离子结合，以氯-硅-氧复合体结构形式存在。
（b）当Na+运动到Si/SiO2界面时，氯-硅-氧复合体中的Cl与Na+之间较强的库仑力将Na+束缚在Cl-周围，使Na+固定化和 中性化，形成如下结构：
2、改善SiO2膜的击穿特性 SiO2 中的击穿机构主要是隧道电流。 Na+ 在 Si/SiO2 界面附 近的聚积，将增强 Si/SiO2 界面区的电场强度，尤其是 Na+ 分布 的不均匀性，导致局部电场强度很大，使隧道电流增大以至击 穿。含氯氧化固定和中性化Na+，从而改善SiO2 的击穿特性。
（1）来源：由氧化过程中的 Si/SiO2界面处的结构缺陷（如 图中的悬挂键、三价键）、界面附近氧化层中荷电离子的库仑 势、Si/SiO2界面附近半导体中的杂质（如Cu、Fe等）。 （2）影响：界面陷阱电荷影响 MOS器件的阈值电压、减小 MOS 器件沟道的载流子迁移率，影响 MOS 器件的跨导；增大 双极晶体管的结噪声和漏电，影响击穿特性。 （3）控制界面陷阱电荷的方法
4、氧化物陷阱电荷Qot 氧化物中被陷住的电子或空穴。 （ 1）来源：电离辐射（电子束蒸发、离子注入、溅射等工 艺引起）、热电子注入或雪崩注入。 （2）影响：对MOS器件的跨导和沟道电导产生较大的影响， 使阈值电压向负方向移动。 （3）控制氧化物陷阱电荷的方法 （a）选择适当的氧化工艺条件以改善 SiO2结构，使Si-O-Si 键不易被打破。常用1000℃干氧氧化。
Si-SiO2系统中的正电荷将引起半导体表面的能带弯曲，在P 型半导体表面形成耗尽层或反型层,在N型半导体表面形成积累 层，而且界面态还是载流子的产生-复合中心。这些电荷严重影 响器件的性能，包括MOS器件的阈值电压、跨导、沟道电导； 双极器件中的反向漏电流、击穿电压、电流放大系数、1/f 噪 声等特性。
2、对材料物理性质的要求 （1）低的内应力。高的张应力会使薄膜产生裂纹，高的压 应力使硅衬底翘曲变形。 （2）高度的结构完整性。针孔缺陷或小丘生长会有造成漏 电、短路、断路、给光刻造成困难等技术问题。 （3）良好的粘附性。对Si、金属等均有良好的粘附性。 3、对材料工艺化学性质的要求 （1）有良好的淀积性质，有均匀的膜厚和台阶覆盖性能， 适于批量生产。
硅酸盐
氮化物
PSG , BSG , BPSG
Si3N4 , SixNyH , BN , AlN , GaN
氢化物
有机 高分 子 合成树脂
a-Si:H
聚酰亚胺类，聚硅氧烷类
合成橡胶
硅酮橡胶
§9.2 Si-SiO2系统
一、SiO2膜在半导体器件中的主要用途 1、SiO2膜用作选择扩散掩膜
利用SiO2对磷、硼、砷等杂质较强的掩蔽能力，通过在硅 上的二氧化硅层窗口区向硅中扩散杂质，可形成PN结。
二、对钝化膜及介质膜性质的一般要求 1、电气性能要求 （1）绝缘性能好。介电强度应大于5MV/cm； （2）介电常数小。除了作 MOS电容等电容介质外，介电常 数愈小，容性负载则愈小。
（ 3）能渗透氢。器件制作过程中，硅表面易产生界面态， 经H2 退火处理可消除。
（ 4）离子可控。在做栅介质时，希望能对正电荷或负电荷 进行有效控制，以便制作耗尽型或增强型器件。 （5）良好的抗辐射。防止或尽量减小辐射后氧化物电荷或 表面能态的产生，提高器件的稳定性和抗干扰能力。
1、PSG和BPSG的特点
（1）PSG对Na+具有较强的捕集和阻挡作用；BPSG对Na+的 阻挡作用比PSG强30~150倍。 （2）PSG在1000℃左右的温度下熔融回流，从而减小布线 的台阶；BPSG的熔融回流温度比PSG低100~200℃。 2、PSG膜存在的缺点 （1）PSG层的极化效应 PSG中的电偶极子在无外电场时是杂乱无章的。当器件加 偏压时这些电偶极子沿外场形成整齐的排列，产生极化效应， 影响器件的稳定性。PSG中磷浓度愈高，极化效应愈严重。 （2）PSG的吸潮性
第九章续 表面钝化
西南科技大学理学院 2013.4. 15
§9.1 概述
一、钝化膜及介质膜的重要性和作用 1、改善半导体器件和集成电路参数
2、增强器件的稳定性和可靠性
二次钝化可强化器件的密封性，屏蔽外界杂质、离子电荷、 水汽等对器件的有害影响。 3、提高器件的封装成品率 钝化层为划片、装架、键合等后道工艺处理提供表面的机械 保护。 4、其它作用 钝化膜及介质膜还可兼作表面及多层布线的绝缘层。
（c）采用掺氯氧化，以减小Na+ 沾污，并可起钝化Na+ 的 作用。
2、Si-SiO2 界面陷阱电荷Qit（界面态）
指存在于Si-SiO2界面，能带处于硅禁带中，可以与价带或 导带交换电荷的那些陷阱能级或能量状态。靠近禁带中心的界 面态可作为复合中心或产生中心，靠近价带或导带的可作为陷 阱。界面陷阱电荷可以带正电或负电，也可以呈中性。
3、降低界面态密度和固定正电荷密度，减少氧化层错， 提高少子寿命。
含氯氧化可以减小Si/SiO2 界面的三价硅和过剩硅原子；含 HCl 和C2HCl3 氧化中产生的具有高度活性的H+ 可以填充悬挂 键；HCl 和C2HCl3 具有萃取Cu 等重金属杂质的功能。
三、磷硅玻璃（PSG）和硼磷硅玻璃（BPSG）钝化
二、Si-SiO2 系统中的电荷 1、可动离子电荷Qm 常规生长的热氧化SiO2中一般存在着1012~1014cm-2的可动正 离子，由碱金属离子及氢离子所引起，其中以Na+的影响最大。 Na+来源丰富且SiO2几乎不防Na+，Na+在SiO2的扩散系数和迁移 率都很大。在氧化膜生长过程中，Na+倾向于在SiO2表面附近积 累，在一定温度和偏压下，可在SiO2层中移动，对器件的稳定 性影响较大。
（a）界面陷阱密度与晶向有关： (111)>(110)>(100)，因此 MOS集成电路多采用(100)晶向（有较高的载流子表面迁移率）； 而双极型集成电路多选用(111)晶向。 （ b） 低 温 、 惰 性 气 体 退 火 ： 纯 H2 或 N2-H2 气 体 在 400~500℃退火处理，可使界面陷阱电荷降低 2~3数量级。原因 是氢在退火中与悬挂键结合，从而减少界面态。 （c）采用含氯氧化，可将界面陷阱电荷密度有效控制在 1010/cm2数量级。
2、SiO2膜用作器件表面保护层和钝化层 （1）热生长SiO2电阻率在1015.cm以上，介电强度不低于 5106 V/cm,具有良好的绝缘性能，作表面一次钝化； （ 2 ）芯片金属布线完成后，用 CVD-SiO2 作器件的二次钝 化，其工艺温度不能超过布线金属与硅的合金温度。 3、作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、 电容介质等） 4、离子注入中用作掩蔽层及缓冲介质层