第一章逻辑代数基础1.1 、用布尔代数的基本公式和规则证明下列等式。
1.2 、求下列函数的反函数。
1.3 、写出下列函数的对偶式。
1.4 、证明函数F 为自对偶函数。
1.5 、用公式将下列函数化简为最简“与或”式。
1.6 、逻辑函数。
若 A 、B 、C 、D 、的输入波形如图所示,画出逻辑函数 F 的波形。
1.7 、逻辑函数F 1 、F 2 、F 3 的逻辑图如图2 — 35 所示,证明F 1 =F 2 =F 3 。
1.8 、给出“与非”门、“或非”门及“异或”门逻辑符号如图2 — 36 (a )所示,若A 、B 的波形如图2 — 36 ( b ),画出F 1 、 F 2 、 F 3 波形图。
1.9 、用卡诺图将下列函数化为最简“与或”式。
1.10 、将下列具有无关最小项的函数化为最简“与或”式;1.11 、用卡诺图将下列函数化为最简“与或”式;1.12 用卡诺图化简下列带有约束条件的逻辑函数1.13 、用最少的“与非”门画出下列多输出逻辑函数的逻辑图。
第二章门电路2.1 由TTL 门组成的电路如图2.1 所示,已知它们的输入短路电流为I is =1.6mA ,高电平输入漏电流I iH = 40。
试问:当A=B=1 时,G 1 的灌电流(拉,灌)为3.2mA ;A=0时,G 1 的拉电流(拉,灌)为120。
2.2 图2.2 中示出了某门电路的特性曲线,试据此确定它的下列参数:输出高电平U OH = 3V ;输出低电平U OL = 0.3V ;输入短路电流I iS = 1.4mA ;高电平输入漏电流I iH = 0.02mA ;阈值电平U T = 1.5V ;开门电平U ON = 1.5V ;关门电平U OFF = 1.5V ;低电平噪声容限U NL = 1.2V ;高电平噪声容限U NH = 1.5V ;最大灌电流I OLmax = 15mA ;扇出系数N= 10 .2.3 TTL 门电路输入端悬空时,应视为高电平;(高电平,低电平,不定)此时如用万用表测量其电压,读数约为1.4V (3.6V ,0V ,1.4V )。
2.4 CT74 、CT74H 、CT74S 、CT74LS 四个系列的TTL 集成电路,其中功耗最小的为CT74LS ;速度最快的为CT74S ;综合性能指标最好的为CT74LS 。
2.5 CMOS 门电路的特点:静态功耗极低(很大,极低);而动态功耗随着工作频率的提高而增加(增加,减小,不变);输入电阻很大(很大,很小);噪声容限高(高,低,等)于TTL 门。
2.6 集电极开路门(OC 门)在使用时须在输出与电源之间接一电阻(输出与地,输出与输入,输出与电源)。
2.7若G 2 的悬空的输入端接至0.3V ,结果如下表2.9 输入悬空时为高电平,M= “ 0 ” , V M =0.2V , 三态门输出为高阻, M 点电位由后面“与或非”门的输入状态决定,后面与门中有一输入为 0 ,所以 V M =0V 。
2.102.11 上图中门 1 的输出端断了,门 2 、 3 、 4 为高电平输入,此时 V M =1.6V 左右。
2.12 不能正常工作,因为不能同时有效,即不能同时为低电平。
2.13 图为由TTL “与非”门组成的电路,输入 A 、 B 的波形如图所示,试画出 V 0 的波形。
2.14 图中门 1 、 2 、 3 均为 TTL 门电路,平均延迟时间为 20ns ,画出 V O 的波形。
2--81 、 Y 1 =ABCDE Y2 =A+B+C+D+E2 、该扩展方法不适用于 TTL 门电路。
对与门而言,当扩展端 C=0.3V 时,其输入电压约为 1V ,已大于 U iLmax (0.8V) ;对或门而言,当扩展端 C=U OHmin =2.4V 时,其输入电压约为 1.7V ,已小于 U iHmin (2V) ;2--92--10 乙的说法正确,因为该点的电压有可能是变化的,此时万用表测得的是电压的平均值, 1.8V 的读数完全正常。
3.6 结果如下表:3.7 1. 真值表 : 3. 表达式: F 2 =M ,3.8 1 、真值表3.9 3.113.12 把 BCD 8421 码转换为 BCD 5421 码,前五个数码不需改变,后五个数码加 3 。
据此可得加数低两位的卡诺图,所以3.141 、2 、用八选一数据选择器和门电路实现。
3.15 用 8 选 1 数据选择器实现下列函数:第四章触发器和定时器4.14.2 ( 1 )特性表 (CP=0 时,保持; CP=1 时如下表 )(2) 特性方程(3) 该电路为锁存器(时钟型 D 触发器)。
CP=0 时,不接收 D 的数据; CP=1 时,把数据锁存。
( 但该电路有空翻 )4.3 (1) 、 C=0 时该电路属于组合电路; C=1 时是时序电路。
(2) 、(3) 、输出 Q 的波形如下图。
4.44.54.64.7 1 、 CP 作用下的输出 Q 1 Q 2 和 Z 的波形如下图; 2 、 Z 对 CP 三分频。
4.8 由得 D 触发器转换为 J-K 触发器的逻辑图如下面的左图;而将 J-K 触发器转换为 D 触发器的逻辑图如下面的右图。
4.11 1 、 555 定时器构成多谐振荡器。
2 、 u c, u o 1 , u o 2的波形3 、 u o 1 的频率,u o 2 的频率 f 2 =158H z4 、如果在 555 定时器的第 5 脚接入 4V 的电压源,则 u o 1 的频率变为4.12 图 (a) 是由 555 定时器构成的单稳态触发电路。
1 、工作原理(略);2 、暂稳态维持时间 t w =1.1RC=10ms(C 改为 1) ;3 、 u c 和 u o 的波形如下图:4 、若 u i 的低电平维持时间为 15m s ,要求暂稳态维持时间 t w 不变,可加入微分电路4.13 由 555 定时器构成的施密特触发器如图 (a) 所示1 、电路的电压传输特性曲线如左下图;2 、 u o 的波形如右下图;3 、为使电路能识别出 u i 中的第二个尖峰,应降低 555 定时器 5 脚的电压至 3V 左右。
4 、在 555 定时器的 7 脚能得到与 3 脚一样的信号,只需在 7 脚与电源之间接一电阻。
4.14 延迟时间 t d =1.1 × 1 × 10=11s扬声器发出声音的频率。
第五章时序数字电路5.1 解:5.2 解:5.3 解:逻辑功能:可自启动的同步五进制加法计数器。
5.4逻辑功能:移位寄存器型四进制计数器。
5.55.6 解:( 1 )当 X 1 X 2= “ 00 ” ;初始状态为“ 00 ” 时:逻辑功能:电路实现2 分频。
( 2 )当X 1 X 2 = “ 01 ”;初始状态为“ 00 ”时逻辑功能:电路实现 3 分频。
(3 )当X 1 X 2 = “ 11 ” ;初始状态为“ 00 ” 时:逻辑功能:电路实现 4 分频。
5.75.8 (1) 基本 R-S 触发器( × ) ; (2) 同步 R-S 触发器(× );(3) 主从 J-K 触发器 ( 能); (4) 维持阻塞 D 触发器 ( 能);(5) 边沿 J-K 触发器 ( 能 ) ; (6) CMOS 主从 D 触发器(能)。
5.9 根据题意,很容易画出下面的逻辑图:5.10 解:四种状态应使用 2 个触发器。
设: Q 1 =Y 1, Q 0 =Y 0用 D 触发器设计;5.11 解:用 J — K 触发器设计一个 4 进制计数器, Q 1 Q 0为变量译码器的输入。
5.12 解:5.13 解:设 S 0 :初始及检测成功状态; S 1 :输入一个“ 1 ” 状态; S 2 :输入“ 10 ” 状态;S 3 :输入“ 101 ” 状态; X :输入; Z :输出。
从 JK 的卡诺图可以看出电路的简化结果相似,以方案三画逻辑电路5.14 解:从时序图可得出状态图为:5.15 解:方法一:从时序图中可以看出将 Y 1 、 Y 2 、Z 为输出时,每经过 8 个时钟为一个循环。
同理,从卡诺图可以求出:方法二:从时序图中可以看出 Y 1 Y 2的状态为00 → 11 → 01 → 10 → 00 。
设:则状态图、状态表为:显然,方法二的结果比方法一的结果要简单得多。
其逻辑图为:5.16 解: ZW 的状态为 00 、 01 、 10 、 11 ,所以设:输出 Z=Q 1 ; W=Q 0 ;输入: X5.17 解: 1 、状态转换图2.Qd 对 CP 十分频, Qd 的占空比是 50% 。
5.18 答案:图 (a) 是七进制计数器,图 (b) 是十进制计数器,图 (c) 是十进制计数器 (6 7 ... 15 6)1 、若将图 (a) 中与非门 G 的输出改接至 C r 端,而令 L D =1 ,电路变为六进制2 、图 (b) 电路的输出采用的是余三码。
5.19 答案:方法是用90 ÷ 16=5 … 10 ,高位用 0101 作译码状态 , 低位用1010 作译码状态,由此得到了置数端L D 的连接方式。
5.20 答案:图 (a) 为三进制,图 (b) 为四进制,图 (c) 为七进制,图 (d) 为十二进制,图 (e) 为三十七进制5.21 解: 1. 对应 CP 的输出 Q a Q d Q c 和 Qb 的波形和状态转换图如下图:2 、按 Q a Q d Q c Qb 顺序电路给出的是 BCD 5421 码3 、按 Q d Q c QbQ a 顺序电路给出的编码如下图:5.22 答案:当 MN 为各种不同输入时,可组成四种不同进制的计数器第六章大规模集成电路6.1 填空1 、按构成材料的不同,存储器可分为磁芯和半导体存储器两种。
磁芯存储器利用正负剩磁来存储数据;而半导体存储器利用器件的开关状态来存储数据。
两者相比,前者一般容量较大;而后者具有速度快的特点。
2 、半导体存储器按功能分有 ROM 和 RAM 两种。
3 、 ROM 主要由地址译码器和存储矩阵两部分组成。
按照工作方式的不同进行分类, ROM 可分为固定内容的 ROM 、 PROM 和 EPROM 三种。
4 、某 EPROM 有 8 数据线, 13 位地址线,则其存储容量为 2 13 × 8 。
5 、 PLA 一般由与 ROM 、或 ROM 和反馈逻辑网络三部分组成。
6.26.36.4 6.5 6.6第七章数模与模数转换器7.1 填空1 、 8 位 D/A 转换器当输入数字量只有最高位为高电平时输出电压为 5V, 若只有最低位为高电平,则输出电压为 40mV 。
若输入为 10001000 ,则输出电压为 5.32V 。