东南大学电工电子实验中心实验报告课程名称：门电路和组合逻辑第 2 次实验院（系）：电气工程学院专业：姓名：学号：实验室：实验组别：同组人员：实验时间：评定成绩：审阅教师：一、实验目的（1）掌握TTL 和CMOS 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数； （3）掌握不同结构的数字器件之间的互连； （4）掌握OC 门和三态门的特性和使用方法； （5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。

二、实验仪器三、实验原理实验原理见教材第2章。

预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。

分析电路原理，并根据器件的直流特性计算电阻值的取值范围。

N 个N 个（a ）（b ）答：①电路(a)使用条件是驱动门电路固定输出为低电平当OL V V =时，如果有N 个负载门且20>N ，将使max max OL IL I NI >，而m a x OL I I >将使max OL OL V V >，所以需如图（a ）所示接下拉电阻R 。

()()Ω=-=-≤≤-≤=12584.05.030max max max maxmax max max2N OL IL OL OL OL IL OL mAN VI NI V R V R I NI V R I②电路(b)使用条件是驱动门电路固定输出为高电平当OH V V =时，如果有N 个负载门且20>N ，将使max max OH IH I NI >，而maxOH I I >将使min OH OH V V <，所以需如图（b ）所示接上拉电阻R 。

()()()Ω=--=--≤≥--≥-=k 5.114.002.07.2555530max max min minmax max min2N OH IH OH OH OH IH OH mAN VI NI V V R V R I NI V V R I V2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。

N 个答：R 的作用是限制驱动电流，驱动电流长时间超出手册上规定的正常数据，易引起器件性能不稳定。

① 当OH V V =时，要求max OH I I ≤，即max minmin OH IH OH I RV V I ≤-=，可得Ω=-=-≥k mAVV I V V R OH IH OH 75.14.027.2max min min② 当OL V V =时，要求max OL I I ≤'，即max maxmax OL OL IL I RV V I ≤-='，可得Ω=-=-≥37585.08.0max max max mAVV I V V R OL OL IL故Ω≥k R 75.1 3、图2.4.1 用上拉电阻抬高输出电平中，R 的取值必须根据器件的静态直流特性来计算，试计算R 的取值范围。

5 V图2.4.1 用上拉电阻抬高输出电平答：由于74或74LS TTL 的V OHmin 值小于4000/74HC 的V IHmin 值，所以在TTL 输出端和V CC 之间接一个上拉电阻，以提高TTL 的输出高电平。

① 当OH V V =时，各支路电流分别为I 、1I 和2I 。

要求()V HC V V IH 5.304744007min =≥、，即 V IR V 5.35≥-而()uA HC I I IH 1.004744007max =≤、，可得 Ω=-≤M uAVV R 151.05.35② 当OL V V =时，各支路电流分别为I 、'1I 和'2I 。

要求max '2'1OL I I I I ≤+=，即max '25OL OL I I RV V ≤+- '2max 5I I V V R OL OL--≥()uA HC I I IL 1.004744007max '2=≤、i对于7404芯片，V V OL 4.0max =，mA I OL 16max =，可得Ω≥5.287Rii对于74LS04芯片，V V OL 5.0max =，mA I OL 8max =，可得Ω≥5.562R综上所述，R 的取值范围如下：7404： Ω≤≤ΩM R 155.28774LS04：Ω≤≤ΩM R 155.5624、图2.4.3(a)中OC 外接上拉电阻的值必须取的合适，试计算在这个电路中R 的取值范围。

(a) OC 门做驱动答：运用书52页R C 的数值计算公式。

IH CEO OH C C I N nI V E R ⋅+-='minmaxILOL OLm C C I N I V E R ⋅--=max axmin① OC 门用7401实现Ω=⨯+⨯-=⋅+-=k uA uA VV I N nI V E R IH CEO OH C C 0.121.012501710'min maxΩ=--=⋅--=6001.0164.010max ax min uAmA VV I N I V E R IL OL OLm C C② OC 门用74LS01实现Ω=⨯+⨯-=⋅+-=k uA uA VV I N nI V E R IH CEO OH C C 9.591.01501710'min maxΩ=⨯--=⋅--=k uAmA VV I N I V E R IL OL OLm C C 2.11.0185.010max ax min5、下图中A 、B 、C 三个信号经过不同的传输路径传送到与门的输入端，其中计数器为顺序循环计数，即从000顺序计到111，C 为高位，A 为低位。

A 、B 、C 的传输延分别为9.5nS 、7.1nS 和2nS 。

试分析这个电路在哪些情况下会出现竞争－冒险，产生的毛刺宽度分别是多少。

→011→100→101→110→111→000……①CBA的状态000→001→010→011、100→101、110→111→000的变化过程中无竞争－冒险。

②CBA的状态011→100的过程中，时刻t0：C开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋2ns：CBA的状态为111，与非门输出Y变为“0”；时刻t0＋7.1ns：CBA的状态为101，与非门输出Y变为“1”；时刻t0＋9.5ns：CBA的状态为100，与非门输出Y仍为“1”；毛刺宽度为5.1ns。

③CBA的状态101→110的过程中，时刻t0：B开始从“0”变向到“1”，与非门输出Y为“1”；时刻t0＋7.1ns：CBA的状态为111，与非门输出Y变为“0”；时刻t0＋9.5ns：CBA的状态为110，与非门输出Y变为“1”；毛刺宽度为2.4ns。

四、实验内容1.用OC 门实现三路信号分时传送的总线结构a.用OC门实现三路信号分时传送的总线结构，框图如图2.5.5所示，功能如表2.5.2所示。

（注意OC门必须外接负载电阻和电源，E C取5V）D 2D 1D 0图2.5.5 三路分时总线原理框图① 查询相关器件的数据手册，计算OC 门外接负载电阻的取值范围，选择适中的电阻值，连接电路。

② 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，注意测量A 2A 1A 0=000时的输出值。

③ 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为什么要选择“DC ”。

④ 器件电源电压V CC 仍为5V ，将E C 改为10V ，重复①和②，分析两者的差别。

注意，不要直接将V CC 改为10V ，避免烧毁器件。

b. 实验数据① 计算R 取值范围时，以该三路分时传送总线电路驱动 8 个 74LS04 中的反相器来计算。

SN74LS04mAI V V uA I HC OL OL CEO 2.526.05.00174max max ===i总线电路驱动 8 个 74LS04 中的反相器时，()()V LS V HC V IH OH 204740174min min =≥ii总线电路不接负载时，()()⎩⎨⎧===-=V E VV E VV E V C C c OH 109.959.41.0minmA I uA I VV LS IL IH IH 4.02020474max max min ===V E C 5=)(106.1810208105.0325'366min max Ω⨯=⨯⨯+⨯⨯-=⋅+-=--IH CEO OH C C I N nI V E R )(102.37104.08102.526.05333max ax min Ω⨯=⨯⨯-⨯-=⋅--=--IL OL OLm C C I N I V E R 此处设计电路中OC 门所驱动负载门个数为0，故)(107.66105.039.45'36min max Ω⨯=⨯⨯-=⋅+-=-IH CEO OH C C I N nI V E R )(5.911102.526.053max ax min Ω=⨯-=⋅--=-IL OL OLm C C I N I V E R选取Ω=k R C 2。

用 OC 门实现的三路信号分时传送的总线结构电路图如下图所示。

按下图连接电路。

② 静态验证V E C 845.4=时，控制输入和数据输入端加高低电平，输出高低电平的电压值如下表所示。

由上表可知，单一控制输入端加高电平时，总线输出电平与数据输入端的输入相符。

控制输入端A 2A 1A 0=000时的输出值为4.843V ，接近于所接于外电源电压C E 。

从输入输出波形图上我们可以看到，控制输入端加高电平时，相应的输出Y 保持与输入信号同样规律变化，实现了三路信号分时传送的总线结构。

我们选择DC 输入耦合方式，是因为所观测的1KHz 的 TTL 连续脉冲信号，含有直流分量。

若选择AC 输入耦合方式，信号中的直流分量被隔开而只能观测到交流成分。

观测数字信号必须选用DC 输入耦合方式。

④ 器件电源电压V CC 仍为5V ，将C E 改为10V 。

V E C 10=)(105.4910208105.03210'366min max Ω⨯=⨯⨯+⨯⨯-=⋅+-=--IH CEO OH C C I N nI V E R )(1087.4104.08102.526.010333max ax min Ω⨯=⨯⨯-⨯-=⋅--=--IL OL OLm C C I N I V E R 此处设计电路中OC 门所驱动负载门个数为0，故)(107.66105.039.910'36min max Ω⨯=⨯⨯-=⋅+-=-IH CEO OH C C I N nI V E R )(1087.1102.526.01033max ax min Ω⨯=⨯-=⋅--=-IL OL OLm C C I N I V E R 选取Ω=k R C 2。