数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D 触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP 脉冲及D 作用下，画出Q 0、Q 1的波形。

设触发器的初始状态为Q 0 =0，Q 1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP 作用下Q 0、Q 1、Q 2的波形图；（4）说明电路的逻辑功能。

图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q 1Q 0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

CPA图4-1213．电路如图4-13所示。

分析计数器电路，指出计数器的模，画出状态转换图和电路时序图。

设触发器初态为Q 2Q 1Q 0＝001。

图4-1314．分析如图4-14所示同步时序逻辑电路。

要求：（1）写出各级触发器的驱动方程（激励函数）；（2）写出各级触发器的状态方程；（3）列出状态转移表；（4）画出状态转移图；（5）描述逻辑功能。

1Q图4-1415．一逻辑电路如图4-15所示，试画出时序逻辑电路部分的状态图，并画出在CP 作用下2—4译码器74LS139输出0Y 、1Y 、2Y 、3Y 的波形，设Q 1、Q 0的初态为0。

2线—4线译码器的逻辑功能为：当0=EN 时，电路处于工作状态，010A A Y =，011A A Y =，012A A Y =，013A A Y =。

74LS1393Y2Y1YYCPY1Y2Y3Y图4-1516．电路如图4-16所示，其中R A=R B=10kΩ,C=0.047μf，试问：（1）由555定时器构成的是什么电路，其输出v O的频率f0=?占空比q=?（2）分析由JK触发器FF0、FF1、FF2构成的计数器电路，要求：写出驱动方程、状态方程和输出方程，列出状态转换表，画出完整的状态转换图；（3）设Q0、Q1、Q2的初态为100，画出Q0、Q1、Q2的波形图（不少于6个CP脉冲周期）。

RCR图4-1617．用4位二进制计数器74161设计一个双模加法计数器，计数器的进位采用74161的进位信号C。

当输入控制变量M=0时，工作在10进制；当输入控制变量M=1时，工作在7进制，要求不能有过渡态。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-17和表4-1。

表4-1 74161的功能表图4-1718.已知下图4-18电路，试完成下列问题：W Y X Z图4-18（1）74161组成模值为几的计数器；(2) 写出W 、X 、Y 、Z 的函数表达式；(3) 在CP 作用下，画出WXYZ 的波形，分析WXYZ 端顺序输出8421码的状态。

19．74290由一个二进制计数器和一个五进制计数器组成，试用计数器74290设计一个5421编码的六进制计数器，画出设计的电路图和波形图。

74290的逻辑符号如图9所示，Q 0为二进制计数器输出，Q 3~Q 1为五进制计数器输出；CP 0为二进制计数器时钟输入，CP 1为五进制计数器时钟输入。

74290功能表如表4-2所示。

假设S 9（1）、S 9（2）已接地。

图4-19表4-2 74290功能表20．用四位二进制同步加法计数器74161设计能2421BCD 码十进制加法计数器,可增加必要的门电路。

2421BCD 码编码表如表4-3所示，74161的功能如表4-1所示，74161的符号图见图4-20。

图4-20 74161符号图21．试用一片74161集成计数器和少量门电路，用置数法设计计数/分频电路，其中初始状态为0000，当控制端M=0时，计数器的模值为4，控制端M=1时，计数器的模值为8。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-21和表4-1。

图4-2122．由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-22所示。

74161的功能表分别见表4-1。

要求：（1）分别列出X=0和X=1时的状态图；（2）指出该电路的功能。

11&00111 74161 QQ1Q2Q3DD1D2D3EPET CO LD CP R D CP图4-2223．用同步四位二进制计数器74161构成码制为余3码的十进制计数器。

画出状态转换图和连线图。

74161的逻辑符号和功能表分别见图4-23和表4-1。

图4-2324．中规模集成计数器74LS193引脚图和逻辑符号、功能表分别如图4-24和如表4-4所示，其中CO和BO分别为进位和借位输出。

（1）请画出进行加法计数实验时的实际连接电路。

（2）试通过外部的适当连线，将74LS193连接成8421BCD 码的十进制减法计数器。

LD 74LS193CO BO 12345678161514131211109GND V CC D 0RD D 2D 3D 1Q 1Q 0CP D CP U Q 2Q 3COBO 引脚图逻辑符号图4-24表4-4 74LS193功能表25．已知图8中Q 0Q 1Q 2Q 3的初态为0101，随着CP 脉冲的输入，画出状态转换图。

74LS194的逻辑符号和功能表分别见图4-25和表4-5。

×××××11074LS194DR D IR D IL CP D 0D 1D 2D 3Q 0Q 1Q 2Q 3S 0S 1CPR D图4-25表4-5 74LS194的功能表26．用同步四位二进制计数器74161构成12进制计数器。

要求分别利用74161的清零功能和置数功能实现，画出相应的连线图。

74161的逻辑符号和功能表分别见图4-26和表4-1。

图4-2627．十六进制计数器74161的逻辑符号如图4-27（a ）所示，功能如表4-1。

要求构成十进制计数器，其十个循环状态如图4-27（b ）所示。

请画出接线图，可以增加必要的门。

（a ）（b ）0000→0100→0101→0110→0111 ↑↓1111←1110←1101←1100←1000（a ）（b ）图4-2728．电路如图4-28所示，74LS151为8选1数据选择器，74161为四位二进制计数器。

请问：（1）74161接成了几进制的计数器？（2）画出输出CP 、Q 0、Q 1、Q 2、L 的波形（CP 波形不少于10个周期）。

11CP图4-2829．在图4-29的基础上用同步十六进制计数器74161设计一个49进制的计数器。

要求：（1）用同步置数法构成，允许附加必要的门电路。

（原有的电路不能改动）。

（2）简要写出设计过程。

CPV CC图4-2930．对照图4-30所示：（1）图4-30（a）所示的多谐振荡器的输出信号周期是多少？（2）如果将其输出信号频率进行12分频，现采用如图4-30（b）所示的74LS161 同步16进制计数器，应如何构成？请画出完整的电路图，并画出其状态转换图。

74LS161同步16进制计数器的功能表如表4-1所示。

（3）这时计数器的输出信号的周期是多少？f=12MHz（a）（b）图4-3031．如图4-31所示部分已经连接好的数字电路，试问：（1）当74HC4511输入8421BCD码时，a~g端输出有效电平是高电平还是低电平？（2）对照74HC4511和74LVC161两种芯片的功能表（见附表4-6和附表4-7），试应用“反馈清零法”设计一个“6进制”的加法计数器，并在下图的基础上通过必要的连接后使电路实现正常的计数显示功能。

要求画出状态转换图，并在图上作必要的连接和设置。

图4-31表4-6 74LVC161功能表表4-7 74HC4511功能表32．用同步四位二进制计数器74161构成一个十二进制计数器，其十二个循环状态如图4-32所示。

Q 3Q 2Q 1Q 0图4-32画出电路连线图，并作必要的分析说明（74161的逻辑符号和功能表分别见图4-33和表4-1）。

图4-3333．某四位二进制加／减计数器的逻辑符号如图4-33所示，功能表如表4-8所示。

（1）用该集成计数器和少量与非门计一个8421BCD 编码的6进制加法计数器。

（2）分析图4-33电路的逻辑功能，并画出完整的状态转移图。

1图4-33表4-8 集成计数器的功能表34．当模式控制S 1S 0＝10时，移位寄存器CC40194实现串入左移功能。

设CC40194初态为Q 3Q 2Q 1Q 0＝0000，电路如图4-34，试画出十个以上CP 脉冲作用下移位寄存器的状态转移图。

××××110CC40194DR D IR D IL CP D 0D 1D 2D 3Q 0Q 1Q 2Q 3S 0S 1CPR D1图4-34表4-9 CC40194功能表35．由四位二进制计数器74161及门电路组成的时序逻辑电路如图4-35所示。

画出状态图，指出该电路的功能。

74161的功能表见表4-1。

111CP图4-3536．用两片如图4-36所示的74161 二进制计数器构成37 进制计数器，画出电路图。

74LS161为同步16进制计数器，图中RD为异步置0LD 为同步置数端，其功能表如表4-1所示。