（5）分频模块
由于外部时钟提 供的是50 MHz的 时钟信号，此信 号送入 FPGA模 块，通过程序将 其进行分频，设 计需要的是1s的 闸门脉冲，来统 计被测信号的个 数，从而计算出 被测信号的频率。
图5分频程序流程图
（6）计数模块
四位十进制计数模块是通 过复位信号和闸门信号来 控制模块对外部被测信号 的十进制计数。当复位信 号为高电平时，b1、b2、 b3、b4四位计数信号都为 0。当复位信号为低电平， 并且闸门信号为高电平时， 计数模块开始统计外部信 号 clk1的个数，b4为最高 位，b1为最低位。 计数模块流程图如图 6所 示。
（3）传感器电路
光电编码器，是一种通过光电转换将输出轴 上的机械几何位移量转换成脉冲或数字量的 传感器。简单来说，光电编码器可以发出一 个角度位置的信号。本次设计所采用的就是 欧姆龙光电编码器 E6B2CWZ6C360P／R
（4）数码管显示电路
本设计电路采用的 是共阳极数码管。 当在位选端 SE1～SE4输入低 电平时，三极管导 通，从而 D1～D4 接入高电平。由 a 到 DP端输入数码 管显示码，就可以 得到我们所需要的 数字，由位选端让 数码管选择导通。
图6计数器程序流程图
动态显示模块仿真图
（7）数据处理模块
本次实验是为了完成电机转速的测量， 而测量的原理是利用传感器将转速信号 变为电脉冲信号，通过测量脉冲信号的 频率值，带入公式从而计算出转速值。 数据处理模块就是利用 VHDL语言编写 程序进行数据的运算，将会运用到加减 乘除这4种运算。
通过推理可以得出电脉冲的个数 N与电机的转速 n的关 系式如式(1)所示。
基准时基电路采用50 MHz的有源晶振，3．3V电源先通过 FB5， 再通过C10和 C11滤去高频干扰信号后接入有源晶振的 VCC端 口，最后从 OUT端口输出50 MHz的时钟信号。晶振电路如图2 所示。
图2有源晶振电路图
（2）复位按பைடு நூலகம்电路
图3复位按键电路图
按键作为嵌入式智能控制系统中人机交互的常用接口，我们通 常会通过按键向系统输入各种信息，调整各种参数或者发出控 制指令，按键的处理是一个很重要的功能模块，它关系到整个 系统的交互性能，同时也影响系统的稳定性。在本次设计中， 通过按键实现了 FPGA模块的手动复位。复位按键如图3所示。
N——电脉冲个数 n——电机转速(单位为：转每分钟) Z——光电编码器倍增数(此设计中 为360) t——测量时间(单位为：秒) 通过式(1)可以推出电机转速值 n的 计算公式如式(2)所示。 而电脉冲个数N与测量时间t的比值等于 测量频率f，所以式（2）可以转换为式 （3）所示。
数据相加模块是为了将频率计所得 到的四位数值乘以相应的倍数，再 将其相加后得到一个整体的二进制 数，以便于进行下面的运算。又因 为电脉冲的个数单位为个每秒，而 电机转速的单位为转每分钟，所以 存在60 s的转换值。利用程序将之 前得到的数据乘以60。使用的传感 器是欧姆龙编码器 E6B2CWZ6C360P／R，所以倍增数是 360，所以在运算模块中我们要除去 360。在运算得出转速值后，还需要 一个将这个二进制数值分解的模块， 因为数码管显示模块是将个十百千 位单独显示的，所以要先将每一位 分解出来，再送入数码管显示。
基于 FPGA的电机测速系统设计，以Quartus II为设计平台，采用硬件描述语言 VHDL和模 块化设计的方式，并通过数码管驱动电路动 态显示测量的结果。本设计具有外围电路少， 集成度高，可靠性强等特点，可以用来测量 电机的转速值。
3.系统框架及模块分析
图1电机测速系统的总体框图
（1）基准时基电路
基于FPGA的电机测速系统 电路设计
自动化1403 郑丰 31402450
1.设计简介
本设计的主要目的是基于 FPGA来实现小数值的方波频 率测量和电机转速测量。该设计以有源晶振来产生时基 信号，利用欧姆龙光电编码器 E6B2-CWZ6C360P／R 将转速信号转变为频率信号，采用数码管动态显示来显 示测量所得的数值。FPGA模块的编写是基于 Altera公 司的 Quartus II软件进行编写的，采用的芯片型号为 EP2C5T144C8N。FPGA模块是利用 VHDL语言进行编 写，利用 Quartus II软件自带的仿真软件进行仿真，通 过观察仿真波形来验证模块是否正确。