现代科技的发展对信号源提出了越来越高的要求，要求信号源的频带宽、频率分辨率高、频率稳定度高、相位噪声和杂散很低、能程控等.频率合成技术是产生大量高精度频率信号的主要技术，频率合成器是一种相位锁定装置，是通讯、雷达、仪器仪表、高速计算机和导航设备中的一个重要组成部分。

频率合成器是可由一个工作范围在G地范围的锁相环构成.在高频范围内工作的锁相环是整个系统中功耗最大的部分之一，因此对锁相环的低功耗研究对降低整个系统的功率损耗有着重要的意义.分数分频频率合成器则是近年来出现的一种新技术，它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。

前置分频器位于高频锁相环的反馈部分.由于工作频率很高，前置分频器也是锁相环中功耗最大的部分之一。

低功耗的前置分频器设计可以很大程度上降低整个锁相环的功率损耗.目录摘要 ................................................................................................................ 错误！未定义书签。

Abstract ........................................................................................................... 错误！未定义书签。

目录 .. (1)引言 (1)一、分频器设计 (2)1.1、分频器的系统介绍 (2)1.2、前置放大器的设计 (3)二、前置分频器单元结构 (3)2.1、TSPC结构 (3)2.2、传统结构 (4)2.3、转换器 (5)三、小数分频器中预分频器的设计 (5)3.1、小数分频器相位杂散的分析 (5)3.2、可编程预分频器结构 (6)结论 (6)参考文献 (8)引言所谓频率合成，又称频率综合，简称频综，是由一个(或几个)具有低相位噪声、高精度和高稳定度等综合指标的参考频率源经过电路上的混频、倍频或分频等信号处理，以便对其进行数学意义上的加、减、乘、除等四则运算，从而最终产生大量具有同样精确度与稳定度的频率源。

频率合成技术起源于二十世纪三十年代，至今已有近七十年的历史。

现代电子技术中常常要求高精确度、高稳定度的频率，一般都用晶体振荡器。

但是，晶体振荡器的频率单一，不能在很宽的频率范围内提供大量稳定的频率点，而且高频晶体振荡器价格十分昂贵，使得生产成本大幅提高。

因此在现代电子技术中，人们往往采用频率合成的方法得到高精确度、高稳定度的参考频率源。

可见PLL频率合成器基本上比另两种合成器的速度慢，如果要变频率就要改变除法分子N，这将导致VCO的控制电压缓慢的变化来达到环路所需的稳态，环路滤波器和参考频率在这个过程中起着重要作用，只有当环路滤波器的带宽很大的时候才能实现快速的频率变化。

由于滤波器带宽一般是参考频率的十分之一，而且噪声也决定着环路的特性指标，因此，PLL 频率合成器的频率响应要比另两种合成器要慢。

基于锁相环结构的频率合成器一般有几种结构:整数一N结构lzl，劝多环路结构及分数结构。

整数一N结构是指其反馈回路中的频率除法器的除数是整数，它的结构较简单但频率分辨率不高，因为其频率输出变化的步长等于参考频率。

双/多环路结构是采用两个或多个锁相环来实现频率合成，其中一个实现一个固定的高频，其它的变化的频率输出则可在低频下实现，最后由一个频率加法器进行合成。

这样设计可相对简单但占用较大芯片面积，功耗也会增加，而最后的频率加法器，通常用混频器实现的非线性会产生各种谐波及相位噪声，分数N结构目前应用较多，其频率分辨率较高，它的一个主要问题是带宽较窄。

一、分频器设计1.1、分频器的系统介绍频率合成器中，当输入的信号的频率很高，不可能用一个完全可编程的分频器来实现所需的分频数时，可以使用一个高速的，有固定分频数的Prescafe:来进行预分频，以降低信号的频率。

但也有缺点，对于一个给定的频率间隔，则要求参考频率很低，如果预分频的分频系数为NP，则最少的输出改变频率为。

为了实现频率倍增，在锁相环反馈回路中往往加入一个分频器，把输出频率分频后与输入参考频率比较.从VCO输出的频率在进入分频器中间设计了一个Preamp(前置放大器)。

从VCO出来的信号，是一个幅度低，易受噪声干扰的单端信号，在输入分频器前要对其进行处理。

为了使锁相环能够有宽的电源输入范围，我们加入了Regulato叹电压调整器)结构，而且能很好的抑制电源噪声，保证差分输出的对称性，在通过两个2分频，送入Prescale:中，其中Prescaler通过Mode来控制是吻还是NP+1分频。

1.2、前置放大器的设计从VCO出来的信号，是一个幅度低，易受噪声干扰的单端信号，在输入分频器前要对其进行处理，则需要设计了一个前置放大器，并且为了使锁相环能够有宽的电源输入范围，因而加入了LDO(低压差线性稳压御结构，而且能很好的抑制电源噪声，保证差分输出的对称性。

为了保证输出的幅度和增益，可以调节上面的电阻和下面管子的宽长比。

为了得到好的噪声和较高的增益，则需要采用几级的差分结构.本设计采用三级的差分结构，后面两级采用图(3一5)的结构，能很好的满足噪声抑制和增益的要求。

在实际应用中，由于客户需要宽的电源电压输入范围，为了满足这个要求，在前置放大器中加入一个regulator，刚开始加入一个降压的电路，但是限制了在电源电压的低压应用范围。

二、前置分频器单元结构2.1、TSPC结构第一个单相位时钟结构设计1201规则起源于八十年代末期，称为它最早用于对片上时钟传送结构的简化。

由于真正的单相位结构，减少了晶体管的个数。

在更高的频率上可以采用简化的设计。

九十年代以来，，SC被更广泛的采用。

它的结构也在不断改进。

于是出现了相关的设计规则也日趋完善。

但是它也有着自身的缺点:总的来说这种结构还是类似数字的结构。

在上面工作的信号需要类似方波的满幅信号，这一点增加了功率损耗。

铭PC的结构决定整个模块会形成一个长链结构，当方波驱动电路时，在模块内部的某些点会由于链路较长而产生高电平的衰落。

这种衰落在某些情况下会改变电路的逻辑，造成电路紊乱。

另外目的在于简化结构的单相位信号的噪声情况也往往不太好。

因此，在现有的情况下，根据低功耗的要求，TSPC并不是非常合适的选择。

2.2、传统结构传统型高速双模前置分频器结构通常由三个主要部分组成:同步部分、异步部分和反馈部分。

同步部分是工作在满时钟频率的情况下，受控制信号控制产生双模分频。

由于工作在满频情况下，要求转换速度很快，这一部分也是最消耗能量的部分。

异步部分实际上是数字电路中一连串异步模二的计数器。

它的工作频率一次递减一半，产生模2n的分频。

这一部分工作频率较低，工作速度要求不高。

能量的消耗也比较少。

反馈部分是将异步部分的输出信号和来自外界的控制信号合成，产生控制同步部分分频模数的控制信号.这一部分是采用数字逻辑的逻辑门组合实现号的判定和产生。

另一方面同样的采用模拟器件来构建和设计单元逻辑门电路一般在双模分频器设计中，根据要求的模数不同，同步和异步的模数分配也不相同。

这种结构拓扑比较简单，易于系统的稳定运行。

但是它的问题也是显而易见的。

同步部分显然是速度最快，最消耗能量的部分。

在这种拓扑结构上，同步部分包含相当多的D触发器和与非门。

这样功耗很大。

在本设计中，传统结构而言，设计中/32模块采用5个高速2分频电路，/2电路结构如图3一8中左图所示，此结构基于标准的主从EC甄D触发器结构用CMOS来实现设计所需的高速要求，通过限制输出信号的摆幅，因而减少输出信号从高到低的转换时间，由于输入信号幅度低，但是直流点偏高，偏置电流源采用cascode结构，同时也可以抑制地信号线上产生的噪声。

2.3、转换器相位转换结构是另一种的拓扑结构。

它利用不同相位的同频信号之间的转换实现双模之间的转换。

由于这种转换是在低于输入频率的情况下工作的，这使满频工作的器件变得比较简单。

满频工作的器件数量的减少带来了功耗的减少。

当然它也带来一些其他的问题，比如相位转换所带来的风险和信号的曲变，这些都将在以下的内容中阐述。

根据相位转换模块前分频的次数，可以将相位转换结构分为三类:二分频相位转换结构，四分频相位转换结构和八分频相位转换结构。

三、小数分频器中预分频器的设计3.1、小数分频器相位杂散的分析在典型的小数分频锁相环频率合成器lz8]中，小数分频比是通过在M个参考周期伽Tr)内进行a次N分频和b次N+1分频来实现。

当环路锁定后，小数分频锁相环输出的信号平均频率V0与输入参考频率V，之间的关系为:3.2、可编程预分频器结构传统上可编程预分频器的实现是采用一个双模数的预分频器与两个附加的可编程计数器来产生需要的分频数，这种方法的缺点是双模预分频器的输出端有很高的负载致使转换速度很低，难以实现高频。

本设计采用了另一种结构见图4一5141，这种结构是用n个2/3分频模块串卿一l连使用，来实现多模数分频。

这种结构中每个模块都相同，因此模块间可复用性强，反馈信号线只出现在相邻的模块中，可以减少寄生电容的影响并减少版图的面积。

SCL结构的优点:电路结构是对称的，输入的时钟信号和数据信号都是差分信号，这样可以有高的电源噪声抑制和大的输出摆幅。

NMOS管与PMOS管相比有高的速度。

由于多晶硅的寄生延迟效应小，在设计中使用多晶硅电阻，可以提高工作速度，此外，降低电压信号的摆幅，增大偏置电流均可以提高电路的速度，但是会使功耗增加，所以在较低功耗的要求下，适当降低信号的摆幅可以提高电路速度。

结论本论文工作实现了基于改进DMP分频器和改进的前置放大器CMOS频率合成器的电路设计，版图设计，并完成芯片的测试工作，测试结果显示该频率合成器具有20MHz一920MHz的工作频率，在10KHz频率偏移处相位噪声为一104.的dB口Hz，频率调制偏移量FMDeviation=22HZ，并且参考频率、输出频率和电荷泵电流的大小可以通过串行接口进行控制，输出信号具有较高的频率稳定性和较好的频谱纯度，具有低相位噪声以及快速锁定的优点，该款频率合成器芯片已经成功量产;成功地实现了高频低相位噪声的可编程预分频器的设计以及sigma一delta调制器的电路设计与版图设计，预分频器用来控制整数部分的变化范围，分频范围为64一127，sigma一delta调制器控制小数部分的范围，最高有效位为12。

由于分频数可以变化，该结构类型的预分频器可以被用于FraCtfonal 一Nsigma一ddta频率合成器中。

仿真结果表明该分数分频频率合成器的最高锁定频率为L6GHZ，锁定时间为Zms，在频率偏移100kHZ点，相位噪声达到一144.09dBclHz，实现的低相位噪声并达到快锁定的要求。