集成电路设计基础论文题目：CMOS反相器学院：信息科学与工程学院专业：集成电路工程姓名：杨丹学号：1211082132CMOS 反相器电路设计及其版图仿真姓名：杨丹 学号：1211082132摘要： CMOS技术自身的巨大发展潜力是IC 高速持续发展的基础。

集成电路制造水平发展到深亚微米工艺阶段，CMOS 的低功耗、高速度和高集成度得到了充分的体现。

本文主要简单的介绍CMOS 反相器电路的基本理论，以及基于Cadence 的CMOS 反相器的电路仿真和版图设计。

关键词：CMOS 、反相器、Cadence 、版图Abstract: CMOS is the basis for high speed and sustainable development of IC, which ownhuge development potential. Integrated circuit manufacturing level to the development of deep sub-micron technology, the low power, high speed and high integration of CMOS has been fully embodied. This paper mainly introduces the basic theory of CMOS inverter circuit. And the CMOS inverter circuit simulation and layout design that based on the Cadence.Key Word: CMOS 、inverter circuit 、Cadence 、layout 一、引言反相器是确实是所有数字设计的核心。

一旦清楚理解了它的工作和性质，设计诸如逻辑门、加法器、乘法器和微处理器等比较复杂的结构就大大地简化了。

这些复杂电路的电气特性几乎完全可以由反相器中得到结果推断出来。

反相器的分析可以延伸来解释比较复杂的门（如NAND 、NOR 或XOR ）的特性，她们又可以形成建筑块来构成如乘法器和处理器这样的模块。

本论文将集中讨论反相器的工作原理和几种重要特性，并对反相器的设计作出相关的分析。

二、工作原理1. CMOS 反相器电路图1显示了一个CMOS 反相器的电路图，它由两只增强型MOSFET 组成，其中T N 为N 沟道结构，T P 为P 沟道结构。

两只MOS 管的栅极连在一起作为输入端；漏极连在一起作为输出端。

按照图1标明的电压与电流方向，I v =GSN v ,O v =DSN v ,并设DN i =DP i =D i 。

为了能使电路正常工作，要求电源电压DD V 大于两只MOS 管的开启电压的绝对值之和，即DD V >（TN V +TP V ）。

2. 静态CMOS反相器电路图2显示了一个静态CMOS 反相器的电路图。

它的工作原理是，当in V 为高并等于DD V 时，NMOS 管导通而PMOS 管截止。

此时在out V 和接地点之间存在一个直接通路，形成一个稳态值0V 。

相反，当输入电压为低时，NMOS 和PMOS 管分别关断和导通。

在DD V 和out V 之间存在一条通路，产生了一个高电平输出电压。

3. CMOS 反相器的特性CMOS 反相器是所有复杂电路的基本构建模块，比如逻辑门、加法器、乘法器等一些比较复杂的电路的电气特性几乎完全可以由反相器的工作和性质推断出来。

下面分析CMOS 反相器的几种重要特性。

（1） 输出高电平和低电平分别为DD V 和GND 。

换言之，电压摆幅等于电源电压。

（2） 逻辑电平与器件的相对尺寸无关，所以晶体管可以采用最小尺寸。

（3） 稳态时在输出和DD V 或GND 之间总存在一条具有有线电阻的通路。

因此一个设计良好的CMOS 反相器具有低输出阻抗，输出电阻的典型值在 k 的范围内。

（4） CMOS 反相器的输入电阻极高，因为一个MOS 管的栅实际上是一个完全的绝缘体，因此不取任何直流输入电流。

由于反相器的输入节点只连到晶体管的栅上，所以稳态输入电流几乎为零。

（5） 在稳态工作的情况下电源线和地线之间没有直接通路（即此时输入和输出保持不变）。

没有电流存在（忽略漏电流）意味着该门并不消耗任何静态功率。

4．电压传输特性（VTC ）电压传输特性的性质和形状可以通过图解法迭加NMOS 和PMOS 器件的电流特性来得到。

以输入电压in V 、输出电压out V 和NMOS 漏电流DN I 作为选择的变量，可以将PMOS 器件的V I -曲线通过以下关系转换到一组公共坐标上。

DSp I =DSn IGSn V =in V ；GSp V =in V -DD V DSn V =out V ；DSp V =out V -DD VPMOS 器件的负载曲线可以通过对x 轴求镜像并向右平移DD V 来得到。

这一过程概括在图3中，它显示了将原先的PMOS V I -曲线调整至公共坐标系in V 、out V 和Dn I 的一系列步骤。

所得到的负载线画在图4中，为使一个dc 工作点成立，通过NMOS 和PMOS 器件的电流必须相等。

用图解法时这意味着dc 工作点必须出在两条相应负载线的交点上。

图上标记了许多这样的点（对in V =0，0.5,1,1.5,2和2.5）。

可以看到，所有的工作点不是在高输出电平就是在低输出电平上。

因此反相器的VTC 显示出具有非常窄的过渡区。

这是由于在开关过渡期间的高增益造成的，此时NMOS 和PMOS 同时导通且处于饱和状态。

在这一工作区，输入电压的一个很小变化就会引起输出的很大变化。

5. 开关阈值开关阈值M V 定义为in V =out V 的点，其值可以用图解法由VTC 与直线in V =out V 的交点求得（见图5）。

在这一区域由于DS V =GS V ，PMOS 和NMOS 总是饱和的。

使通过两个晶体管的电流相等就可以得到M V 的解析表达式。

022=⎪⎪⎭⎫⎝⎛---+⎪⎭⎫⎝⎛--DSATp TP DD MDSATp p DSATn Tn M DSATn n V V V V V k V V V V k （1） 求解M V 得到：rV V V r V V V DSATp TpDD DSATn Tn M+⎪⎪⎭⎫ ⎝⎛+++⎪⎭⎫ ⎝⎛+=122 其中Nsatn p satp DSATnn DSATp p W v W v V k V k r ==（2）这里，假设PMOS 和NMOS 管的栅氧厚度相同。

当DD V 值较大时（与晶体管阈值电压及饱和电亚相比），公式（2）可以简化为：rrV V DDM +≈1 （3） 公式（3）表明开关阈值取决于比值r ，它是PMOS 和NMOS 管相对驱动强度的比。

一般希望M V 处在电压摆幅的重点（即2DDV 处）附近，因为这可以使低电平噪声容限和高电平噪声容限具有相近的值。

为此要求r 接近1，这相当于使PMOS 器件的尺寸为：()()()()''/p DSATp n DSATn n p k V k V L W L W ⨯=。

由公式（1）可以推导出使开关阈值等于所希望的值M V 时所要求的PMOS 和NMOS 管的尺寸：()()()()2/2/''DSATpTpMDDDSATnpDSATnTnMDSATnnpVVVVVkVVVVknLWLW++---=（4）三、电路设计1. CMOS反相器的原理图设计在CMOS反相器的电路图设计，需要考虑电路的传播延时，然后可以确定PMOS 和NMOS 管的尺寸。

至今一直使PMOS管较宽，以使它的电阻与下拉的NMOS管匹配。

在设计中，PMOS与NMOS的宽长比为2。

以反相器为基础，依据逻辑门与反相器有相同的驱动能力设置复杂电路的PMOS和NMOS宽长比。

单级反相器2. 创建符号反相器是许多复杂数字电路设计的核心，在一些电路中通常会加一个反相器进行阈值补偿，对于复杂电路，我们可以调用反相器的符号，这样可以使电路的模块更加清楚明白。

反相器符号4.反相器的前仿利用Hspice对所绘制的电路图进行仿真，即版图前仿真，这可以进行性能优化。

ADE 窗口仿真运行成功仿真波形图5. 用计算器显示vdd 能耗的波形这里计算的是电源电压的能耗。

即)*(int DD DD VDD V I eg E -=Calculator窗口中的输出函数（计算能耗）能耗波形四、版图设计版图如下图所示：反相器版图五、版图后仿（1）DRC验证（2）Extract（参数提取）Extractor提取操作界面抽取的视图（extracted）（3）LVS验证LVS设置运行成功LVS运行报表六、以反相器为基本单元的五级反相器的电路图以及版图（1）电路图（2）版图七、总结CMOS反相器是所有数字设计的核心，在本论文中只是对CMOS反相器的基本工作原理和性质做了分析。

在本学期的集成电路课中，IC设计是本门课的重点，通过这段时间的学习，我掌握了电路图绘制以及前仿和版图绘制以及后仿。

参考文献[1] W. Dally and J.Polton, Digital Systems Engineering, Cambridge University Press,1998[2] P. D. Fisher and R. Nesbitt, “The Test of Time: Clock-Cycle Estimation and Test Challenges for Future Microprocessors,”IEEE Circuit and Devices Magazine, 14(2), pp. 37-44,1998.[3] N. Hedenstierna and K. Jeppon , “CMOS Circuit Speed and Buffer Optimization,”IEEE Transactions on CAD, vol. CAD-6, no. 2, pp.270-281,March 1987.[4] T. Kuroda and T. Sakurai, “Overview of low-power ULSI circuit techniques,” IEICE Trans.on Electronics, vol. E78-C, no. 4, pp. 334-334,April 1995.[5]D. Liu and C. Svensson, “Trading speed for low power by choice of supply and threshold voltages,”IEEE Journal of Solid-State Circuits, vol. 28, no.1, pp.10-17, Jan. 1993, p. 10-17.[6]C. Mead and L. Conway, Introduction to VLSI Systems, Addison –Wesley, 1980.[7] A. Sedra and K. Smith, MicroElectronic Circuit , Holt, Rinehart and Winston,1987.[8] R. Swanson and J. Meindl, “Ion-Implanted Complementary CMOS transistors in Low-Voltage Circuits,” IEEE Journal of Solid-State Circuits, vol.SC-7, no. 2, pp.146-152,April 1972.[9] D. Sylvester and K. Keutzer, “Getting to the Bottom of Deep Submicron,” Proceedings ICCAD Conference, pp. 203, San Jose, November 1998.[10]H. Veedrick, “Short-Circuit Dissipation of Static CMOS Circuitry and its Impact on the Design of Buffer Circuits,” IEEEJournal of Solid-State Circuits, vol. SC-19, no. 4. pp .468-473,1984.。