数字电子技术基础复习题
单选题：
1、由开关组成的逻辑电路如图所示，设开关A 、B 分别有如图所示为“0”和“1”两 个 状态，则 电灯HL 亮的逻辑式为( )。
(a) F ＝AB ＋AB (b) F ＝AB ＋AB (c) F ＝AB ＋AB
"1"
"1"
2、 数/模转换器的分辨率取决于（ ）。
(a) 输入的二进制数字信号的位数，位数越多分辨率越高。
(b) 输出的模拟电压的大小，输出的模拟电压越高，分辨率越高。
(c) 参考电压U R 的大小，U R 越大，分辨率越高。
3、下面三幅图中， 只有( ) 为正脉冲信号 。
0V
+3V
0V
0V
()
a ()
b ()
c -3 V
-3 V
4、 逻辑电路如图所示，当 A=“0”，B=“1” 时，CP 脉冲来到后D 触发器( )。
(a) 具有计数功能 (b) 保持原状态 (c) 置“1”
B
5、逻辑状态表如下所示，指出 能实现该功能的逻辑部件是( )。
(a) 二进制译码器 (b) 十进制编码器 (c) 二进制编码器
6、 倒T 形电阻网络D/A 转换器是由（ ）组成。
(a) 倒T 形电阻网络和集成运算放大器 (b) 倒T 形电阻网络和触发器 (c) 倒T 形电阻网络和振荡器
7、某数/模转换器的输入为8
位二进制数字信号（D 7 ~ D 0)，输出为0~25.5V 的模拟电 压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为( )。
(a) 0.1V (b) 0.01V (c) 0.001V 8、 逻辑电路如图所示，它具有（ ）。
(a) D 触发器功能 (b) T 触发器功能 (c) T ' 触发器功能
9、 逻辑电路如图所示，输入为X ，Y ，它的功能是（ ）。
(a) 同步 RS 触发器 (b) JK 触发器 (c) 基本RS 触发器
Y
X
Q
10、逻辑电路 图所示，A=“0”时，C 脉冲来到后JK 触发器（ ） (a) 具有计数功能 (b) 置“0” (c) 置“1”
A
11、下列逻辑式中，正确的“ 或”逻辑式是( ) (a) 1011=+ (b) 112+= (c) 111=+
12、 逻辑门电路的逻辑符号如图所示， 能实现 F ＝A +B 逻辑功能的是( ) 。
&
A
F
B
≥1
A F
B
=1
A F
B
()
a ()
b ()
c
13、下列逻辑式中，正确的“ 与非”逻辑式是( ) (a) B A F += (b) F ＝A +B
(c) B A F •=
14、下列具有记忆功能的逻辑电路（ ） (a) 译码器 (b) 触发器 (c) 编码器 15、
）
(a) 与非门 (c) 异或门
16.逻辑函数表达式ABC BC A C B A F ++=的最简与或表达式为（ ）。
(a) BC BC A F += (b) AC C B F += (c) BC AC F +=
17.已知某个逻辑门电路输入A 、B 和输出F 的波形 如图1-3所示，则该逻辑门为（ ）。
(a) 同或门 (b) 或门 (c) 异或门
A
B
F
图1-3
18.十六路数据选择器的地址输入（选择控制）端有（ ）个。
(a) 16 (b) 4 (c) 8
19.JK 触发器电路如图1-4（a ）所示，Q 的初始状态
为0，在CP 脉冲的作用下Q 的波形为图1-4（b ） 中的波形（ ）。
(a) a (b) b (c) c
20.下降沿触发的D 触发器，其输出Q 与输入D 连接，触发器初始状态为0，在CP 脉冲作用，输出Q 的波形为下图中的波形（ ）
答案：
1. （c ）
2. （a ）
3. （a ）
4. （a ）
5. （c ）
6. （a ）
7. （a ）
8. （a ）
9. （b ） 10. （a ）11. （c ）12. （b ） 13. （c ） 14. （b ） 15. （b ）16. （c ）17. （c ）18. （b ）19. （a ）20. （a ）
电路如图所示，“1”表示开关闭合，“0”则表示断开；“1”表示灯F 亮，“0”则表示灯熄。
试写出F 的逻辑式。
Q
Q
a
b c
CP (a)(b)
Q 图
1-4CP
Q
Q Q (a) (b) (c)
CP
F
答案：
F C A B =+()
1.证明图示电路中的两个逻辑电路具有相同的逻辑功能；
2.写出改用与非门实现该逻辑电路的表达式。
1、B A B A F F +==21
2、B A B A F •=
试写出图示逻辑电路的逻辑表达式，并化为最简与或式。
答案：
1
A B
2
(a)
(b)
C B A B A F ++=
某逻辑符号如图1所示，其输入波形如图2所示， (1)画出输出F 的波形；
(2) 列出其状态表并写出逻辑式 。
A
B
C
A
B C
t
图1
图2
F
答案:
逻辑式: F ABC =
波形图：
A
B
C
F
º
时序逻辑电路如图所示，已知初始状态Q 1Q 0＝00。
（1）试写出各触发器的驱动方程； （2）列出状态转换顺序表； （3）说明电路的功能；
答案:
（1）100Q Q D =，101Q Q D =； （2）00→10→01 （3）三进制移位计数器
已知逻辑电路如图（a ）所示，触发器初始状态为0，其输入信号见图（b ）， （1）写出输出Q 端的逻辑表达试； （2）试画出输出Q 端的波形。
(b)
C
(a)
CP
A B C
（1）C B AC K J +==；
(2) 第1、3、4个CP 脉冲下降沿时，触发器计数；第2个CP 脉冲下降沿时，触发器状态不变。
已知逻辑电路图CP 和A 的波形。
试写出D ，J ，K 的逻辑式，画出波形图并列出Q 0 Q 1 的状态表（设 Q 0，Q 1 的初始状态均为“0”
）
答案：
逻辑式:D A Q J Q K =⋅==0
1""
状态表
由集成定时器555组成的电路如图所示，已知：R 1＝R 2＝100 k Ω，C ＝50μF 。
（1）说明电路的功能；
（2）计算电路的周期和频率。
答案：
（1）多谐振荡器电路 （2）T 1＝7s ， T 2＝3.5s
逻辑电路如图所示，写出逻辑式并化简。
答案：
F A B BC CD =++()() 或F A B BCCD
BCD =+=()
C
R R CC
u o
试用与非门设计一个组合逻辑电路，设有三个工作台A、B、C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。
如不满足上述要求，则发出警报信号（A、B、C工作台工作及输出报警均用1表示）。
（1）写出输出报警的逻辑表达式；
（2）画出逻辑电路图。
AB
C
F=
A
B
+
=
+
=
+
C
A
A
B
C
C
C
B
B
C
A
C
已知全加器的状态表如下，分析说明能否用全加器构成一个3位表决器（少数服从多数），其功能是当输入量的多数为“1”时，输出为“1”，否则为“0”。
对照下表说明，哪几个变量是输入（三位的表决意见），哪个变量是输出（表决
结果）？
答案：
可以用全加器实现3 位表决器。
因为3 位表决器要求三个输入中，输入两个“1” 以上输出为“1”。
故输入为“A ，B ，C i -1” 输出由“C i ” 引出即可。
在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。
（1）列出真值表； （2）说明电路功能。
（1）000→001→
（2）五进制移位计数器
逻辑电路图及A ，B ，K 和C 脉冲的波形如图所示，试对应画出J 和Q 的波形（设Q 的初始状态为“0”）。
A B
C B
A
Q K J
答案：
C B
A K J
Q
用二进制计算器74LS161和8选1数据选择器连接的电路如图所示， 试列出74LS161的状态表； 指出是几进制计数器； 写出输出Z 的序列。
答案：
（1）状态表如图所示 （2）十进制计数器
（3）输出Z 的序列是0010001100
"1"
逻辑电路如图所示，写出逻辑式，用摩根定律变换成“与 或”表达式，说明具有什么逻辑功能。
答案：
BC A BC A BC
A BC A F +==
由上式可看出，此逻辑电路功能为A 和BC 相异则F ＝1，为异或电路。
已知主从JK 触发器的C 脉冲和J 、K 的波形如图所示。
试画出其输出Q 的波形（设Q 的初始状态为“0”）。
J
K Q
C
答案：
C Array J
K
Q。