当前位置:文档之家› 展讯方案PCB layout指导

展讯方案PCB layout指导


2010年1月20日
Proprietary and Confidential Information
4
PCB STACK
一个典型的8层板结构(H=1mm)
File Name sm001.pho art001.pho Description Top Solder M ask Plating Layer1 Dielectric Plating Layer2 Dielectric Layer3 Dielectric CORE Layer4 Dielectric Layer5 Dielectric CORE Layer6 Dielectric Layer7 Plating Dielectric Layer8 Plating Bottom Solder M ask Total M aterial Resist Ink Cu 0.075/Cu RCC Copper 0.075/Cu RCC Resin Cu 1/2OZ Cu FR-4 1/2OZ Cu FR-4 1/2OZ Cu FR-4 1/2OZ Cu FR-4 1/2OZ Cu FR-4 1/2OZ Cu Cu 0.075/Cu RCC Resin 0.075/Cu RCC Copper Cu Resist Ink Thickness 15 22 12 65 20 17 130 17 100 17 185 17 100 17 130 17 20 65 12 22 15 1015 Er
14
Layout: VBAT处理
星型走线:不同的分支到PA ,到BBchip ,到Audio PA 等; 根据流经的电流大小来控制 不同分支的宽度和打孔数量 ; VBAT线需要避开其他线,特 别是audio线; BB内部的LDO分别给RF, digital, analogy供电;相应 的VBAT也要用不同分支来供 电;
2010年1月20日
Proprietary and Confidential Information
6
PCB STACK: Impedance Control
RF 阻抗控制
Reference Ground Layer1 Layer5 Layer4 Layer4 & Layer6 Type Microstrip Stripline Width 21mil 4mil Characteristic Impedance 50Ω 50Ω Tolerance +/-5Ω +/-5Ω
Placement 原则: 器件集中/隔离 原则 保持不同部分 信号的回路的 通畅和相对独 立
Bat
2010年1月20日
t e Proprietary and Confidential Information r
8
Placement:规则
1 RF部分: 布局保证RF走线尽量短,而且不要有交叉;大功率线(PA输出和从开关到 天线的连线)优先级更高; 2 总线考虑 flash(MCP)同BB,以及其他总线设备的相对位置尽量按推荐的,保证BB 到flash(MCP)的走线最顺畅; 3 电源(LDO)考虑 电源和LDO输出线上的电容尽量靠近相应的管腿; 4 EMI/ESD FPC的EMI尽量靠近connector; ESD器件要就近摆放 5 BB 周围器件(特别是模拟部分)要严格按照参考设计
2010年1月20日
Proprietary and Confidential Information
10
Layout:原则
Layout 基本原则: 同样性质的线尽量压缩; 不同性质的线之间尽量用GND+VIA隔开; 保证信号回路的相对独立; 保证地的完整性,每个GND PIN需要可靠连接到主GND平面(L4); 敏感线的包GND和隔离处理; EMI/ESD考虑;
art008.pho sm008.pho
Note: 1OZ=1.4mil=35μm
2010年1月20日
Proprietary and Confidential Information
5
PCB STACK:规则
走线WIDTH/SPACE 为4mil/4mil Copper与Trace、Via、Pad、Board Line等的距离应大于8mil以上 同一NET上的两个VIA的距离为0,不允许出现外环重叠的情况,最 坏情况为边缘相切。 过 孔 的 类 型 有 1-2 、 2-7 、 7-8 、 1-8 四 种 , 其 中 1-2 、 7-8 的 标 准 为 12/4mil , 2-7 的 为 19/8mil , 1-8 的 VIA 根 据 需 要 确 定 , 一 般 为 20/10mil,根据板厂的能力设置。
PCB Layout Guide
Created by : Cowin Wei
目录 Spreadtrum solution的特点 PCB STACK Placement Layout
2010年1月20日
Proprietary and Confidential Information
2
Spreadtrum solution
布线规划
L1: Component; L2/L3/: trace; L4: GND; L5: RF/Audio trace; L6: power; L7: keypad trace; L8: Keypad;
2010年1月20日
Proprietary and Confidential Information
7
PLACEMENT
一个典型Placement: RF 同BB相对隔 开; Digital同analogy隔 开 Audio同RF/ Digital 隔开 PA电流通路 电源布局 相同性质/电路相关 部分相对集中
Antenn a PA
tranc audio e i v e Fla r BB s h Analogy BB
2010年1月20日
Proprietary and Confidential Information
11
Layout:RF Part
可靠的接地,PA电流可靠的回 流路径; 充足的GND VIA,特别是PA和 switchplexer下面; 注意阻抗控制线,铺GND时用 12mil clearance; 避免PA的输入和输出之间,开 关的输入和输出之间的耦合; Transceiver下面在表层不要有 线; 为减小寄生电容,挖GND处理 :天线的PAD下面全部挖空,表 层RF线和PAD下面,以L4为参 考GND; Vramp/AFC/IQ线/clk线避免被 其他信号干扰或干扰别人;
3.3±0.2 @1GHz
art002.pho art003.pho art004.pho art005.pho art006.pho art007.pho
4.1±0.3 @1GHz 4.2±0.2 @1GHz 4.3±0.3 @1GHz 4.2±0.2 @1GHz 4.1±0.3 @1GHz
3.3±0.2 @1GHz
2010年1月20日
Proprietary and Confidential Information
12
Layout: BB处理
模拟部分外围走线要紧凑,避免交叉和干扰(特别注意VRBG, AVDDAUX,AVDDBB,AVDDVB,AVDDVBO); 保证模拟部分有一个相对干净的GND(L3);不同模拟GND要单点接地处理; 避免数字部分的线对模拟的干扰;
2010年1月20日
Proprietary and Confidential Information
9
Placement:更多的详细规则
元器件与元器件外框边缘的距离大于10mil,一般最少为12mil,元器件距板 边的距离至少12mil以上,结构定位器件除外 芯 片 电 源 的 滤 波 电 容 必 须 放 在 芯 片 PIN 旁 边 , 比 如 AVDDVBO 、 AVDDVB 、 AVDDBB 、 AVDDAUX 、 AVDD36 、 VBAT 、 VDRAM 、 VDDIO、VMEM、DVDD3V、VDD、VLCD等等。 RF部分的器件摆放请参考提供的参考设计。尤其注意滤波器、开关、隔离 器等器件的位置。将收发电路功能块电路分开,并采用屏蔽盖屏蔽。 晶振必须放在离芯片最近的地方,但不要放在靠近板边的地方,包括 13M、32.768K。 基带处理芯片及外部MEMORY尽量靠近,并采用屏蔽盖屏蔽。 屏蔽盖的焊接线的宽度视屏蔽盖厚度而定,但至少25mil,元器件距离屏蔽 盖的焊接线距离至少12mil,同时要考虑器件的高度是否超出屏蔽盖。 升压电路,音频电路、FPC远离天线 充电电路远离RF、Audio以及其它敏感电路。 AUDIO部分滤波电路的输入输出级应该相互隔离,不能有耦合
1 4 7 *
2 5 8 0
3 6 9 #
GEA
Keypad Timer PWM DAI A/D D/A System Timing VDDPLL AVDD VDDCORE VDDIO Power/ Charger Management
MICP MICN AUXMICP AUXMICN EARP EARN AUXSPP AUXSPN SSCLK SSDR SSDX SSRST SSMD0 SSMD1 VBAT Vdrv LDO1 LDO2 Charge
MCP
Ext. Mem Interface
RF Part
RAM UART 0 Interrupt Control UART 1 DMA UART 2 SI
TX/RX IP TX/RX IN TX/RX QP TX/RX QN
Channel Codec
Viterbi Equalizer Voice Band Codec
Test/Debug Interface ARM7TDMI Ext. Mem Interface MTDO MTDI MTCK MTMS MTRST_N EMA [24:0] EMD [15:0] EMBL_N EMBH_N EMOE_N EMWE_N EMCS_N [7:0] RST_N PBINT XTLEN Prog RAM JTAG X/Y RAM P-Port X-Port and Y-Port TeakLite Z-Port X ROM Clock & PLL System Control Shared RAM RF Control SIMCLK SIMDA SIMPE SIMRST SIM card U0TXD U0RXD U0DTRN U0RTSN U0DSRN U0CTSN U1TXD U1RXD Download & Tuning U2TXD U2RXD SDA SCL KEYOUT [5:0] KEYIN [4:0] PWMA PWMB ADCI [4:0] DAC 32k crystal CLK32I CLK32O SIM Interface ROM Interrupt Control PA Control Encryption Enagine Baseband Codec MCLKI AFCOUT RFSDA RFSCK RFSEN RFCTL [15:0] PAGSM Prog ROM
相关主题