2021年广东海洋大学计算机应用技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器3、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出4、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x] 补，然后左移一位D.原部分积加[x]补，然后左移一位5、当定点运算发生溢出时，应（）。
A.向左规格化B.向右规格化C.舍入处理D.发出出错信息6、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns7、关于总线的叙述，下列说法正确的是（）。
I.总线忙信号由总线控制器建立II.计数器定时查询方式不需要总线同意信号III.链式查询、计数器查询、独立请求方式所需控制线路由少到多排序是：链式查询、独立请求方式、计数器查询A.仅I、IIIB.仅II，IIIC.仅IIID.仅II8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
A.操作系统B.编译程序C.指令系统D.以上都不是9、计算机硬件能够直接执行的是（）。
1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD. I、Ⅱ 、Ⅲ10、在无转发机制的五段基本流水线（取指、译码/读寄存器、运算、访存、写回寄存器）中，下列指令序列存在数据冒险的指令对是（）。
I1：addR1，R2，R3；（R2）+（R3）→R1I2：addR5，R2，R4；（R2）+（R4）→R5I3：addR4，R5，R3；（R5）+（R3）→R4I4：addR5，R2，R6；（R2）+（R6）→R5A.I1和I2B.I2和I3C.I2和14D.I3和1411、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。
A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度B.一般情况下，直接编码的微指令位数最多C.一般情况下，字段间接编码法的微指令位数最多D.一般情况下，字段直接编码法的微指令位数最多12、寄存器间接寻址方式中，操作数在（）中。
A.通用寄存器B.堆栈C.主存单元D.指令本身13、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（）。
A.24位B.26位C.28位D.32位14、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。
A.打印字符B.主存地址C.设备状态D.控制命令15、异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。
下列关于中断或异常情况的叙述中，错误的是（）。
A.“访存时缺页”属于中断B.“整数除以0”属于异常C.“DMA传送结束”属于中断D.“存储保护错”属于异常二、填空题16、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。
18、闪速存储器特别适合于_______微型计算机系统，被誉为_______而成为代替磁盘的一种理想工具。
19、CPU能直接访问______和______但不能直接访问磁盘和光盘。
20、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。
21、总线同步定时协议中，事件出现在总线的时刻由________信号确定，总线周期的长度是________的。
22、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。
23、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______24、中断处理需要有中断________。
中断________产生，中断________等硬件支持。
25、目前的CPU包括________、 ________和cache、三、名词解释题26、ALU：27、从设备：被主设备访问的设备。
28、PROM：29、中断屏蔽：四、简答题30、一个较完善的指令系统应包括哪几类？31、什么是中断？请说明它的特点和适用场合。
32、总线的一次信息传送过程大致分哪几个阶段？33、什么是RISC？RISC指令系统的特点是什么？五、计算题34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：1）机器的工作速度。
2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。
解：35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。
试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。
36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。
六、综合题37、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。
1）应如何设置屏蔽码？2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。
38、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。
存储访问过程的示意图如图所示。
请回答下列问题。
1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？39、假设某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线的宽度为32位。
请回答以下问题：1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用的方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？3）CPU 和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？4）为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动1个体，若每个体的存储周期为50ns，则该主存能够提供的最大带宽是多少？参考答案一、选择题1、A2、B3、B4、B5、D6、C7、D8、A9、A10、B11、B12、C13、A14、B15、A二、填空题16、流水 CISC17、顺序寻址方式跳跃寻址方式18、便携式固态盘19、cache 主存20、外存数据通信过程控制21、总线时钟固定22、符号位阶码尾数23、传输字节24、优先级仲裁向量控制逻辑25、控制器运算器三、名词解释题26、ALU：算术逻辑运算单元，执行所有的算术运算和逻辑运算。
27、从设备：被主设备访问的设备。
28、PROM：可编程的ROM，可以被用户编程一次。
29、中断屏蔽：在处理中断时阻止其他中断的过程。
四、简答题30、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；主要特点：随机性，通过执行程序处理随机事件；使用于中低速的NO管理，已处理随机事件；32、答：分五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。
33、答：RISC是精简指令系统计算机，它有以下特点：（1）选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。
（2）指令长度固定，指令格式种类少，寻址方式种类少。
（3）只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4）大部分指令在一个机器周期内完成。
（5）CPU中通用寄存器数量相当多。
（6）以硬布线控制为主，不用或少用微指令码控制。
一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间.五、计算题34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。
2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。
35、解：CPI即执行一条指令所需的时钟周期数。
本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故CPl=1×60%+2×18%+4×12%+8×10%=2.24MIPS即每秒执行百万条指令数。
已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故MIPS=40/CPl=40/2.24≈17.9程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度，故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s36、解析：有效信息M（x）=1100=x3+x2，可知n=4。