注：广东海洋大学计算机组成原理复习提纲，文档及答案由阿稻想洋洋完善上传提供，如有疑问或不妥之处，请自行解决或联系师兄我。

题目虽好，但好像与真题有所偏差，仅供参考，作为补充，建议主要还是看2016九成真题。

一、选择题1．指令周期是指____C_。

A.CPU从主存取出一条指令的时间。

B.CPU执行一条指令的时间C.CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间2．以下四种类型指令中，执行时间最长的是_C_____。

A.RR型B.RS型C.SS型D.程序控制指令3.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为____D_。

A.8，512B.512，8C.18，8D.19，84．某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为_____D_。

A64，16B16，64C64，8D16，16 5．描述PCI总线中基本概念不正确的句子是_C_____。

A HOST总线不仅连接主存，还可以连接多个CPUB PCI总线体系中有三种桥，它们都是PCI设备C以桥连接实现的PCI总线结构不允许许多条总线并行工作D桥的作用可使所有的存取都按CPU的需要出现在总线上6．若[X]补=11010011，则X的十进制数真值是____B__。

A.71B.-45C.65D.-637．存贮单元是指___B___。

A.存放一个二进制信息位的存贮元B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合8．以下叙述中正确描述的句子是：___A___。

A同一个CPU周期中，可以并行执行的微操作叫相容性微操作B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作9．寄存器间接寻址方式中，操作数处在_____B_。

A.通用寄存器B.主存单元C.程序计数器D.堆栈10．如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数C______。

A 1.11000B0.01110C1.00010D0.0101011．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是___B___。

A.512KBB.1MBC.256KBD.2MB12．计算机的外围设备是指____D__。

A.输入/输出设备B.外存储器C.远程通信设备D.除了CPU和内存以外的其它设备13.计算机系统中的存贮器系统是指_D_____。

A RAM存贮器B ROM存贮器C主存贮器D cache、主存贮器和外存贮器14.下列数中最大的数是__A____。

A．（10011001）2B.（227）8C.（98）16D.（152）1015.为确定下一条微指令的地址，通常采用断定方式，其基本思想是__C____。

A.用程序计数器PC来产生后继微指令地址B.用微程序计数器μPC来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址16.某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是C______。

A0—4MB B0—2MB C0—2M D0—1MB若按半字就是16位了4MB=32Mb也就是说这个存储器能存放的位是32Mb现在一个地址就是16b显然32/16=2M。

不要认为32位就能寻找2的32次方就是4G的地址空间那是错的。

17.主存贮器和CPU之间增加cache的目的是___A___。

A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器的容量C.扩大CPU中通用寄存器的数量D.扩大外存的容量18．采用串行接口进行7位ASCII码传送，带有1位奇校验位，l 位起始位和1位停止位，当字符传送速率为500字符/s时，波特率为____A__。

A.5000波特B.9000波特C.1000波特D.4800波特500*(7+1+1+1)=500019．寄存器间接寻址方式中，操作数处在_____B_。

A.通用寄存器B.主存单元C.程序计数器D.堆栈20．在集中式总线仲裁中，_B___方式响应时间最快，_A___方式对_C___最敏感。

A.菊花链方式B.独立请求方式C.电路故障D.计数器定时查询方式21．设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为_____A_。

A.EA=(X)+DB.EA=(X)+(D)C.EA=((X)+D)D.EA=((X)+(D))22．中断向量地址是：___B___。

A.子程序入口地址B.中断服务例行程序入口地址C.中断服务例行程序入口地址的指示器D.中断返回地址23．对计算机的软、硬件资源进行管理的是____A___。

A.操作系统B.数据库管理系统C.语言处理系统D.用户程序24.以下有关RISC的描述中，正确的是______。

A.RISC的主要目标是减少指令数，提高指令执行效率B.为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。

C．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。

D．RISC设有乘、除法指令和浮点运算指令。

25.____D__表示法主要用于表示浮点数中的阶码。

A.原码B.补码C.反码D.移码二、填空题1．计算机系统中的存储器分为指令内存___和__外存____。

在CPU执行程序时，必须将指令存放在_内存____中。

2．总线仲裁部件通过采用_优先级_____策略或_公平_____策略，选择其中一个主设备作为总线的下一次主方，接管_总线控制权。

3．当代流行的标准总线追求与_结构__、_CPU__、__技术__无关的开发标准。

4.Cache是一种____高速缓冲__存储器，是为了解决CPU和主存之间_速度_____不匹配而采用的一项重要硬件技术。

现发展为多级cache体系，_指令cache与数据cache___分设体系。

5．计算机系统中，下列部件都能够存储信息：①主存②CPU 内的通用寄存器③cache④磁带⑤磁盘。

按照CPU存取速度排列，由快到慢依次为②③①⑤④，其中，内存包括___①③___；属于外存的是_④⑤____。

6.一般来讲，取指周期中从内存读出的信息流是___指令流_____，一定送往____指令___寄存器；在执行周期中从内存读出的信息流是__数据流_____。

7.一个较完善的指令系统应包含_数据__类指令，_算术__类指令，_逻辑__类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。

8.PCI是一个与处理器无关的_高速外围总线_____，它采用___同步__时序协议和__集中____式仲裁策略。

9.根据操作数所在位置，操作数在寄存器中，为_寄存器_____寻址方式；操作数地址在寄存器，为__寄存器间接____寻址方式；操作数在指令中，为__立即____寻址方式。

10.计算机硬件包括A.存储器______，B.__控制器____，C.__运算器____，适配器，输入/输出设备。

11.存储器的技术指标是A._容量_____、B.___存取时间___、C.__存取周期____和存储器带宽。

12.用16K×8位EPROM芯片组成128K×32位的只读存储器，则数据寄存器A._32___位、地址寄存器B.__17____位、共需EPROM芯片C.___32___个。

13.主存与cache的地址映射有____全相联映射_____、___直接映射______、___组相联映射______三种方式。

三、简答题1.指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

从时间上讲,取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。

从空间上讲，从内存读出指令流流向控制器（指令寄存器）。

从内存读出数据流流向运算器（通用寄存器）2.什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？答：指令周期：取出一条指令并且执行这条指令的时间；机器周期：又称cpu周期，cpu一次访问内存的时间，通常用内存中读取一个指令字的最短时间来规定CPU周期时钟周期：处理操作的最基本单位。

(CPU的主频)指令周期、机器周期和时钟周期之间的关系：指令周期通常用若干个机器周期表示，而机器周期时间又包含有若干个时钟周期。

3.PCI总线中三种桥的名称是什么？桥的功能是什么？4.在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？答：存储器-存储器型时间最长，寄存器-寄存器型时间最短，因为前者要两次访问内存，而后者不用访问内存！（寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。

因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

）5.流水线中存在哪三种数据相关冲突会使流水线发生断流？如何解决数据相关冲突？流水线中有三类数据相关冲突：写后读（RAW）相关；读后写（WAR）相关；写后写（WAW）相关。

解决数据相关冲突的办法:在流水CPU的运算器中设置若干运算结果缓冲寄存器，暂时保留运算结果，以便于后继指令直接使用，这称为“向前”或定向传送技术6.简述cache的基本原理。

1.CPU与Cache之间的数据交换是以字为单位,而Cache与主存之间的数据交换是以块为单位。

一个块由通常若干定长的字组成。

2.因此Cache的基本原理是当CPU要读取主存中一个字时,总是将存放该字的内存地址同时发给Cache和主存。

此时Cache控制逻辑立即依据地址判断该字当前是否已在Cache中若是将此字立即传送给CPU,CPU无需再访问主存让主存访问失效,若非,则用主存读周期把此字从主存读出送到CPU 与此同时把含有这个字的数据块从主存读出并装入到Cache中Cache中较旧的内容块替换掉。

这种替换控制由始终管理Cache使用情况的硬件逻辑电路来实现最常用的替换算法为LRU最近最少使用策略。

8.已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：a.若每个模块条为32K×8位，共需几个模块条？（182*8）/（32k*8）=8（个）b.每个模块条内有多少片RAM芯片?（152/122）*（8位/4位）=16即（32K X8）/4K X4=16（片）c.主存共需多少RAM芯片？8*16=128（片）9.什么是刷新？刷新操作有哪两种方式，各有什么特点？对DRAM定期进行的全部重写过程；集中式刷新、分布式刷新集中式刷新：DRAM的所有行在每一个刷新周期中都被刷新分布式刷新：每一行的刷新插入到正常的读、写周期之中10.求十进制数-113的原码表示，反码表示，补码表示表示（用8位二进制表示，并设最高位为符号位，真值为7位）。