数字电子电路复习练习题一、填空题1．半导体具有三种特性，即：热敏性、光敏性和__掺杂__性。

2．集电极反向饱和电流I CBO是指发射极___开路___时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较____小_____。

3．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的__与、或运算，__互换，__0、1___互换，____原变量、反变量_____互换，就得到F的反函数⎺F。

4．格雷码又称__循环__码，其特点是任意两个相邻的代码中有__一__位二进制数位不同。

5．从TTL反相器的输入伏安特性可以知道两个重要参数，它们是___输入短路电流_________和_____输入漏电流_______。

6．输出n位代码的二进制编码器，一般有____2n ______个输入信号端。

7．全加器是指能实现两个加数和___(低位)进位信号___三数相加的算术运算逻辑电路。

8．时序电路除了包含组合电路外，还必须包含具有记忆功能的____存储_____电路。

因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进____时间_____ 变量。

9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D=______0_____，⎺S D=____1_______。

10．JK触发器当J=K=___1_____时，触发器Q n+1=⎺Q n。

11．n位二进制加法计数器有__2 n__个状态，最大计数值为__2 n-1__。

12．用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C 表示，则该单稳态触发器形成的脉冲宽度t w≈__1．1RC _____。

13．施密特触发器具有两个___稳定___状态，当输出发生正跳变和负跳变时所对应的___输入___电压是不同的。

14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的___三态__控制，二是提高带负载能力。

15．当RAM的字数够用、位数不够用时，应扩展位数。

其方法是将各片RAM的___地址输入端___端、R/⎺W端和CS端并联起来即可。

二、选择题1．与晶体三极管组成的电路相比，MOS管组成电路的主要特点是__b_______ 。

a ．电流控制；b ．输入电阻高；c ．带负载能力强2．下列数码均代表十进制数6，其中按余3码编码的是___c______。

a ．0110；b ． 1100；c ．10013． 已知逻辑函数Y=AB+A ⎺B+⎺A ⎺B ，则Y 的最简与或表达式为____c________。

a ．A ；b ．A+⎺A ⎺B ；c ． A+⎺B ；d ．⎺A+B4．TTL 与非门扇出系数的大小反映了与非门_____b______能力的大小。

a ．抗干扰；b ．带负载；c ． 工作速度5． 如果采用负逻辑分析，正或门即_____a_______。

a ．负与门；b ．负或门；c ．或门6．七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为______b______。

a ．0011；b ．0110；c ．0101；d ．01007． 一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是___b______个。

a ．2；b ．3；c ．4；d ．88．要实现输入为多位、输出为多位的功能，应选用中规模集成_____b______组件。

a ．编码器；b ．译码器；c ．数据选择器；d ．数值比较器 9．对于J-K 触发器，若J=K ，则可完成____c_____触发器的逻辑功能。

a ．R-S ；b ．D ；c ．T ；d ．J-K10．3个移位寄存器组成的扭环形计数器，最多能形成____c________个状态的有效循环。

a ．3；b ．4；c ．6；d ．811． 555定时器输入端U I1端（管脚6）、 U I2 端（管脚2）的电平分别大于32U DD 和 31U DD 时（复位端⎺R D =1），定时器的输出状态是__a_______。

a ．0 ； b ．1 ； c ．原状态12．555定时器构成的单稳态触发器的触发电压u i 应____b________ U DD 。

a ．大于；b ．小于；c ．等于；d ．任意13．只读存储器ROM 的功能是____a________。

a ．只能读出存储器的内容且断电后仍保持；b ．只能将信息写入存储器；c．可以随机读出或写入信息；d．只能读出存储器的内容且断电后信息全丢失14．用____b_____片1k⨯4 的ROM可以扩展实现8k⨯4 ROM的功能。

a．4；b．8；c．16；d．32三、简述题。

1．最小项的性质。

2．组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。

3．用中规模集成计数器构成任意进制计数器的三种方法及各自的原理。

四、分析、设计、化简题4．1将下列逻辑函数化简成最简与或表达式。

（1）Y1=A⎺B⎺C+⎺A⎺B+⎺AD+C+BD（用公式法）（2）Y2=AB⎺C+AB⎺D+⎺ABC+AC⎺D（⎺B⎺C+⎺BD=0）（3）Y3（A，B，C，D）=∑ m（2，3，7，8，11，14）+∑ d（0，5，10，15）4．2TTL电路如图4．2 (a)所示，写出输出Y的逻辑表达式，试根据图（b）的波形画出输出Y的波形。

（a）（b）图4．24．3 试用以下几种组件分别实现逻辑函数F = AB + AC + BC（1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）；（2）3线－8线译码器T4138（逻辑功能见式4.3.2）；数据选择器和译码器的外部引线排列示意图分别见图4.3.1和图4.3.2， T4138选通时，S1＝1，⎺S2＝⎺S3＝0。

Y=（D10⎺A2⎺A1+ D11⎺A2A1+ D12A2⎺A1+ D13A2A1）S（式4.3.1）（式4.3.2）图4.3.1 图4.3.24．4 分析图4.4电路，2线—4线译码器的功能表达式见式4.4。

（1）写出输出F 的表达式； （2）填表4.4；（3）说明图4.4电路的功能。

Y 0=⎺A 1⎺A 0， Y 1=⎺A 1A 0， Y 2=A 1⎺A 0， Y 3=A 1A 0 （式4．4）图4.44．5 两片3线－8线译码器连成的电路如图4.5所示。

3线－8线译码器T4138逻辑功能表达式见式4.5，正常工作时S 1＝1，⎺S 2＝⎺S 3＝0。

分析电路，填写真值表（见表4.5），说明电路功能。

图 4.5表4.4（式4.5）表4.54．6 电路如图4.6所示，图中① ~ ⑤均为2线—4线译码器。

1．欲分别使译码器① ~ ④处于工作状态，对应的C 、D 应输入何种状态（填表4.6.1）； 2．试分析当译码器①工作时，请对应A 、B 的状态写出⎺Y 10 ~ ⎺Y 13的状态（填表4.6.2）； 3．说明图4.6电路的逻辑功能。

2线—4线译码器的功能见式4.6，工作时⎺S = 0。

（式4. 6）图4.6 表4.6.1 表4.6.24．7 触发器电路如图4.7 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q 的波形。

设各触发器的初始状态均为“0”。

（a ） （b ）图4.74．8 触发器电路如图4.8(a) 所示，写出触发器输出Q 的表达式并根据图 (b) 给定的波形 ，对应画出各输出端Q 的波形。

设各触发器的初始状态均为“0”。

（a ）(b)图4.84．9 触发器电路如图4.9 (a) 所示，写出触发器输出端Q 的表达式并根据图 (b) 给定的波形，对应画出各输出端Q 的波形。

设各触发器的初始状态均为“0”。

(a)（b）图4. 94．10十进制计数器T4160构成的计数器电路如图4. 10所示。

T4160的功能见表4. 10。

（1）分析该电路是几进制计数器，画出状态转换图；（2）若改用复位法，电路该如何连接，画出连线图。

表4.10图4. 104．11电路如图4.11所示。

3线-8线译码器的功能表达式参见式4．5，十进制计数器的功能参见表4．10。

（1）说明虚线框内的电路为几进制计数器，画出状态转换图；（2）说明整个电路实现什么功能。

图4.114．12 由4位同步二进制计数器T4161组成的电路如图4.12，T4161的功能参见表4. 10。

试求：（1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？（2）画出两种情况下的状态转换图。

图4.124．13分析图4.13计数器电路的功能，分别写出M =1和M =0时 LD的表达式，说明当M =1和M =0时电路的进制。

T4161为四位二进制加法计数器，其功能参见表4.10。

图4.134．14试用四位二进制加法计数器T4161芯片构成十三进制加法计数器，其状态转换图见图4.14（a），T4161的外部引线排列见图4.14（b）、功能参见表4.10。

（a）（b）图4.144．15电路如图4.15所示。

分析电路，说明它是几进制加（减）法计数器，画出状态转换图。

如果要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。

T4191是四位同步可逆计数器，其功能见表4.15所示。

表4.154．16 555定时器见图4.16（a）所示。

（1）试用图（a）所示的555定时器构成一个施密特触发器，画出连线图；（2）定性画出该施密特触发器的电压传输特性；（3）若电源电压U cc=6V，输入电压为图（b）所示的三角波，对应画出输出u o的波形。

（a）（b）图4.164．17试用图4.17 的ROM设计一个全加器，全加器的真值表见表4.17，写出输出F1 F0的表达式，并在其输出交叉点上标出连接状态图。

图4. 17表4. 174.18 分析图4.18所示电路功能，对应CP画出Q A、Q B、Q C和Y的波形，设触发器的初始状态为0。

八选一数据选择器的功能见式4.18。

Y=⎺A2⎺A1⎺A0D0+⎺A2⎺A1A0D1+⎺A2A1⎺A0D2+⎺A2A1A0D3+A2⎺A1⎺A0D4+A2⎺A1A0D5+ A2A1⎺A0D6+A2A1A0D7 （式4.18）图4.18练习题参考答案一、填空题1．掺杂；2．开路，小；3．与、或运算，0、1，原变量、反变量；4．循环，一；5．输入短路电流，输入漏电流；6．2n；7．(低位)进位信号；8．存储，时间；9．0，1；10．1；11．2 n；2 n-1；12．1．1RC 13．稳定，输入；14．三态15．地址输入端二、选择题1．b；2．c；3．c；4．b；5．a；6．b；7．b；8．b；9．c；10．c；11．a；12．b；13．a；14．b三、简述题。