降压恒流/高亮度LED驱动芯片
描述
LJY5203是采用固定Toff技术设计的高效LED驱动控制芯片，采用了独有的抗干扰技术，使LED亮度更稳定。
采用CMOS工艺设计，集成了内置稳压器，欠压保护，温度保护，电感饱和保护，RC振荡器，调光控制器，系统控制器和输出驱动等模块。
在输入电压8VDC到100VDC 范围内高效驱动高亮度LED。
LJY5203通过设置ROSC管脚的外接电阻来调节系统的工作频率；外部高亮度LED串通过恒流方式驱动，以保持LED亮度并提高LED的可靠性，其恒流值通过CS端的外接电阻来设定。
LJY5203可控制隔离或非隔离，连续或非连续等类型的转换器。
当内部功率管开启时，根据转换器类型的不同，变压器初级电感或电感储能或部分能量直接传给LED串或阵列；当内部功率管关断时，储存在电感上的能量转换为LED的驱动电流。
LJY5203电压（VDD端）高于VUVLO时，内部功率管开启，此时LJY5203通过限制外接变压器初级电感或电感峰值电流的方式工作。
外部电流采样电阻与内部功率管的源极相连，当外部采样电阻的电压值超过设定值（内部设定为210mv）时，关断内部功率管。
特色应用
●内置MOS●电动摩托车/自行车LED灯
●效率可高达90%以上●电动汽车照明驱动
●输入电压范围：8~100VDC●太阳能照明系统
●恒流驱动LED●蓄电池系统照明驱动
●可以驱动多个LED串●大功率LED驱动
●输出电流<1.2A
●欠压保护，温度保护，电感饱和保护
●LED开路保护
●外围元件少
●封装：SOP8
典型应用电路
LJY520312-80V典型应用电路图
芯片脚位图
订购信息
封装形式芯片表面标识采购器件名称8-Pin SOP-8,Pb-free LJY5203LJY5203
引脚功能描述
脚位符号描述
1CS LED串电流采样输入端
2GATE振荡电阻接出端
3ROSC振荡电阻接入端
4VDD电源端
5,6GND接地端
7,8D内部功率管的漏端脚
电路内部结构框图
极限工作范围
描述最小最大单位
电源电压V DD-0.38V
输入端电压V IN-DC-0.3V DD+0.3V
输出端电压V O-0.3V DD+0.3V
工作结温范围150℃
工作环境温度-2085℃
适宜存储温度-40125℃
焊接温度范围（时间少于10秒）260℃
最大允许功率消耗(SOP-8,外部温度为85℃)0.75W ESD电压保护，人体模式2000V ESD电压保护，机器模式150V 注：超过上表中规定的极限参数会导致器件永久性损坏，而工作在以上极限条件下可能会影响器件的可靠性。
电器参数(T A=25℃，除非特殊说明)
参数最小典型最大单位
电源电压
输入直流电压范围V INDC DC输入电压8100V
内置稳压器电压V DD VDD灌入1mA电流 6.1 6.87.5V Shutdown下的VDD电流I VDD_SD PWMD=0;VDD=7V1mA
最低VDD电压V UVLO VDD上升，Hys=0.3V 2.2 2.5 2.7V
CS端阈值电压V CS TA=-45℃~85℃189210231mV
振荡器工作频率F OSC ROSC=1Mohm30kHz
振荡器工作频率F OSC ROSC=200kohm70kHz
内置mos管内阻Rds230mΩ
应用信息
采样电阻
对于降压拓扑结构，CS端的峰值电压可以代表LED的平均电流，但与平均值相比有一定的误差。
这种误差是由于电感上的峰值电流（I PEAK）和电感上的平均电流的不同造成的。
假设流过LED 的电流I LED=500mA，电感上电流纹波RIPPLE=40%,采样电阻可采用如下的方法确定：
I PEAK=I LED(1+0.5*RIPPLE)=500（1+40%）=700mA
R CS=V CS/I PEAK=210mV/700mA=0.3Ω。
电感设计
设输入直流电压有效值为80V，I LED=500mA，电感上电流纹波为40%，F OSC=100KHz，10个LED 的正向压降V LEDS=34V；
D=V LEDS/V IN=34/80=0.425;
T ON=D/F OSC=4.25us;
L=V IN*T ON/(0.4*I LED)=1.7mH
注释：D为开关占空比，TON为开关的开启时间;电感上电流纹波为峰峰值；电压上纹波电压为峰峰值
振荡频率
芯片内部的振荡频率是通过外接电阻R OSC调节，该端直接接地时，频率最高为150kHz其范围在25KHz-150KHz，震荡频率的计算公如下：
F OSC=38500/(ROSC[KΩ]+270)[KHz]
输入滤波电容
输入滤波电容应确保整流电压值始终大于两倍的LED串电压，假设电容两端有15%的纹波电压，一个简单的计算方法如下：C MIN=I LED*V LEDS*0.06/V IN＾2=14uF
PCB板设计
1、VDD电容尽可能靠近芯片VDD和GND端，CS采样电阻尽可能靠近芯片CS端；
2、芯片GND接的地线和RCS接的地线分开布线；
3、电感L1、快放二极管及芯片D端布线尽可能远离RCS电阻.
封装信息SOP-8。