集成JK触发器
JK触发器的特征方程： Qn+1=JQn+KQn CP↓
2、74LS161四位二进制同步计数器
3、用74LS161构成六进制计数器
4、74LS90功能管脚图:
将二进制和五进制计数器级联可构成十进制计数器：
计数器的输出端 QD QC QB QA为8421BCD 码十进制计数器
计数器的输出端 Q A Q D Q C Q B为 5421BCD码十进制 计数器。
实验三、时序逻辑电路 一、实验目的
1.掌握D、JK触发器的逻辑功能和使用
2.掌握中规模集成计数器74LS161、74LS90 的逻辑功能和使用方法。 3.掌握用触发器和中规模集成电路构成任意 进制计数器的方法。
二、实验原理
1、集成触发器
集成D触发器 74LS74是双D触发器器件， 它的翻转时刻是在CP的上 升沿，管脚如图 D触发器特征方程:Qn+1=D CP↑
5.比较反馈同步置数法和异步清零法各自的优缺点。
6.总结时序电路的特点及使用体会。
注意事项
⒈ CP 脉冲一般由函数发生器的 TTL 端 输出。
⒉ CC4511是CMOS件，不能把管脚悬空 作为高电平处理，5脚为锁存端，一定 正确连接。
实验报告要求
⒈ 画出用D触发器组成的三进制计数器的电路图。
2. 画出用两种不同方法组成的 6 进制、 8 进制完整电 路图（包括分频器）。 3.用坐标纸对应时间轴，画出6进制计数器CP、Q0、 Ql 、 Q2 、 Q3 五个波形的波形图，标出周期，并比较它 们的相位关系。 4.说明同步计数器和异步计数器的区别是什么？
Байду номын сангаас
三、实验内容
1. 用D触发器（74LS74）设计一个三进制同 步加法计数器，用示波器观察波形。 以下实验内容2和3任选一个: 2. 用74LS161设计一个任意进制计数器，并 用数码管显示。 （1）用异步清零法实现6进制计数器 （2）用同步置数法实现8进制计数器 3. 用74LS90完成6进制和10进制计数器