1).8421BCD码对应的十进制数是:（*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器（** 知识点：主从结构触发器的动作特点）(A)TTL 主从 (B)边沿 (C)维持阻塞 (D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM（** 知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器 (B)单稳态触发器(C)施密特触发器 (D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路（** 知识点：计数器的分频功能）(A)T'触发器(B)十进制计数器(C)环形计数器 (D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为, 当输入代码为01001100时, 输出电压V O为多少伏（** 知识点：D/A转换器）(A) (B) (C) (D)10) 对于TTL门电路来说，下列各图哪个是正确的( *** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点：555定时器）(1)该电路的暂稳态持续时间two=(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.555定时器功能表4脚6脚2脚3脚7脚0××0导通1>2/3V CC>1/3V CC0导通1<2/3V CC>1/3V CC不变不变1<2/3V CC<1/3V CC1截止1>2/3V CC<1/3V CC1截止三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.2。

试用JK触发器设计一个同步时序逻辑电路, 其状态转换表如表3-1. 要求画出卡诺图,求状态方程、驱动方程、画出逻辑电路图.(15分) （**** 知识点：同步时序电路的设计）Q2n Q1nX 0 1Q2n+1 Q1n+10 01 10 1 1 0 10 00 10 01 11 00 00 1题号1 2 34 5 6 78 910答案B C C A B A D B D B1).8421BCD码对应的十进制数是: （*知识点：BCD码）(A)2356 (B)934 (C)4712 (D)23552).n个变量可组成多少个最小项（*知识点：最小项）(A)n (B)2n (C)2n (D)2n-13)已知函数F的卡诺图如图1-1, 试求其最简与或表达式（*知识点：卡诺图化简）4)如果在时钟脉冲CP=1期间, 由于干扰的原因使触发器的数据输入信号经常有变化,此时不能选用什么结构的触发器（**知识点：主从结构触发器的动作特点）(A)TTL 主从 (B)边沿 (C)维持阻塞 (D)同步RS5)已知函数,该函数的反函数是(*知识点：求反函数)6)为构成1024×4的RAM, 需要多少片256×1的RAM （**知识点：RAM的扩展）(A)16 (B)4 (C)8 (D)127)欲得到一个频率高度稳定的矩形波, 应采用什么电路（*知识点：石英晶体多谐振荡器）(A) 计数器 (B)单稳态触发器(C)施密特触发器 (D)石英晶体多谐振荡器8)若将一个频率为10KH Z的矩形波变换成一个1KH Z的矩形波, 应采用什么电路（**知识点：计数器的分频功能）(A)T'触发器(B)十进制计数器(C)环形计数器 (D)施密特触发器9)一个八位D/A转换器的最小输出电压增量为, 当输入代码为01001100时, 输出电压V O为多少伏（**知识点：D/A转换器）(A) (B) (C) (D)10)对于TTL门电路来说，下列各图哪个是正确的 (*** 知识点：TTL门电路)二.分析题.1.逻辑电路及输入端CP、D的波形如图2-1, 设Q0=Q1=Q2=0(10分)（** 知识点：移位寄存器）(1)试画出在CP、D作用下,输出端Q0、Q1、Q2的波形;(2)说明电路的逻辑功能.答案:(1) (2)右移移位寄存器2.由555定时器构成的单稳态电路如图2-2, 试回答下列问题(15分)（**** 知识点： 555定时器）(1)该电路的暂稳态持续时间two=(2)根据two的值确定图2-2中, 哪个适合作为电路的输入触发信号, 并画出与其相应的V C和V O波形.555定时器功能表4脚6脚2脚3脚7脚0××0导通1>2/3V CC>1/3V CC0导通1<2/3V CC>1/3V CC不变不变1<2/3V CC<1/3V CC1截止1>2/3V CC<1/3V CC1截止答案(1)two==μs(2)Vi2适合作为单稳态电路的输入触发脉冲三.设计题:1.已知函数, 试用以下几种组件实现电路(15分)（*** 知识点：用MSI进行组合逻辑电路的设计）(1)八选一数据选择器(2)四线-十六线译码器和多输入端与非门.答案: (1)令A2=A A1=B A0=C,则D7=D6=D5=D3=1, D4=D2=D1=D0=0(2)2.试用JK触发器设计一个同步时序电路, 其状态转换如表3-1. 要求画出卡诺图,求状态方程、驱动方程,画出逻辑电路图.(15分)（**** 知识点：同步时序电路的设计）表3-1Q2n Q1nX 0 1Q2n+1 Q1n+10 01 10 1 1 0 10 00 10 01 11 00 00 1答案:卡诺图: 状态方程:DC B AD C A B ++驱动方程:逻辑电路图:数字电子技术试卷（注：红色部分为答案）一、填空（20分）1. 数制转换：(8F)16 = ( 143 )10= ( )2 = ( 217 )8。

(3EC)H = ( 1004 )D ，(2003) D = ()B = ( 3723)O 。

2. 有一数码，作为自然二进制数时，它相当于十进制数 147 ，作为8421BCD 码时，它相当于十进制数 93 。

3. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =4. 如果对键盘上108个符号进行二进制编码，则至少要 7 位二进制数码。

5. 在TTL 门电路的一个输入端与地之间接一个10K 电阻，则相当于在该输入端输入 高 电平；在CMOS 门电路的输入端与电源之间接一个1K 电阻，相当于在该输入端输入 高 电平。

6．TTL 电路的电源电压为 5 V ， CMOS 电路的电源电压为 3—18 V 。

7. 74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为 。

8. 一个10位地址码、8位输出的ROM ，其存储容量为 8K 或213 。

9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。

该ROM 有 11 根地址线，有 16 根数据读出线。

10 .能够实现“线与”的TTL 门电路叫 OC 门 ，能够实现“线与”的CMOS 门电路叫 OD 门。

二、完成以下要求。

（8分） 1. 要实现Y=A+B 的逻辑关系，请正确连接多余端。

（a ）多余端接电源或与A 或B 接在一起 （b ）多余端接地或与A 或B 接在一起2. 写出下图的逻辑表达式。

三、用代数法将下列函数化简为最简与或表达式。

（9分） 1. ；C B BD ABC D BC ABD D ABC Y +++++=2= BA B 5VYA B 5VY&(a)(b)A B EN Y&=CCB AC B A C B A Y ⋅⋅++++⋅⋅=12.. n n Q K Q J K J Y ++=3= 3． = 1四、用卡诺图法化简函数，写出它们的最简与或表达式。

（9分） 1.D C B ABC C AB C B A Y +++=1；Y 1= 3.()()∑=9,8,5,2,0,,,2m D C B A Y ，约束条件AB +BC =0;Y2= 4.()()∑∑+=15,014,13,11,9,8,5,33d m Y . = 五、请根据题图和题表， 完成以下要求： （7分）1、按表1栏的要求, 图中完善F1~F5的逻辑符号，并按图中的逻辑符号将F6~F7的名称填入相应位置；2、表2栏中填入各输出端的逻辑表达式；3、ABCD = 1001，将各输出值填入表3栏中。

六、用四选一数据选择器74LS153设计一个3变量的多数表决电路。

（10分）nQK K J ++=D C C B AB ++DB AC A BD ++CDB ABCD C B C B A +++AB C D&1 =1 =11&1 C A B过程略七、用集成二进制译码器74LS138和与非门构成全加器。

(10分)八、请画出题图电路的Q 0、Q 1的输出波形，假设初始状态皆为0。

（8分） (过程略)九、分析用集成十进制同步可逆计数器CT74LS192组成的下列计数器分别是几进制计数器。

CT74LS192的CR 为异步清零端（高电平有效），LD 为异步置数控制端（低电平有效），CP U 、CP D 为加、减计数脉冲输入端（不用端接高电平），CO 和BO 分别为进位和借位输出端。

（8分）Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7A 0 A 1 A 2ST BST CST A& &1 C i-1 B i A iS i C i1CPACPA Q 01JC11K1JC11KQ 0 Q 1 1(a) (b)（a ）为6进制加计数器； （b ）为23进制加计数器十、写出由ROM 所实现的逻辑函数的表达式。