阶段性考核之三：【平时成绩15分】
时序逻辑部分设计型实验报告
实验题目
设计一个24进制计数器
学生姓名
班 级
学 号
任课教师
实验成绩
完成时间
2015年07月20号
实验题目
设计一个24进制计数器
实验目的
本次实验要求学生设计一个24进制计数器电路。其目的在于：
1.使学生学会用555定时器自行产生时钟脉冲的设计方法；
（2）其次是实现整体置零问题，顾名思义，就是在同一个信号下实现两个74ls161芯片都清零，解决该问题就需要将清零信号与两个74ls161芯片的 端进行连接在一起。
（3）检验整体清零，就需要运用数码管显示来检验整体清零功能的实现。
（图见附录5）
实验心得
通过此次实验，我能更加熟练的运用Multisim软件，从中学到了许多，实验与实物连接相互配合，让我更好的巩固了课本上所学的知识，养成了独立思考，独立动手，的好习惯。
555 定时器是一种模拟和数字功能相结合的中规模集成器件。R是复位端，当其为0时，555输出低电平，平时该端开路或接VCC。Vc是控制电压端（5脚），平时输出2/3VCC作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01uf的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
4.24进制要求必须用74LS161实现，不允许用74LS160。
5.用数码管显示24个状态对应的十进制数
6.在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。
7.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】
设计过程
一．用555定时器实现秒脉冲的设计过程
2.使学生深入理解用已有集成计数器实现任意进制计数器的设ቤተ መጻሕፍቲ ባይዱ过程，并用数码管显示相应数字；
3.进一步锻炼学生的动手实践能力。
具体
实验
要求
选用4位二进制集成计数器74LS161设计一个24进制计数器。
1.试用整体清零法仿真实现上述24进制计数器；
2.试用整体置数法仿真实现上述24进制计数器。
3.要求用实物搭接时实现上述1、2中任意一种情况即可。
对于555定时器构成的多谐振荡电路所产生的脉冲的周期，依据公式周期 T=（R1+2R2）Cln2 可以求得，当C2为0.01uF，若C1取22uF，可计算出 R1+2R2=66 时可得到周期为1s,频率为1Hz的振荡信号，所以令R1=34 ，R2=16 。
二．整体清零法实现24进制计数器
1．设计过程：
附录5：方案四仿真电路图（整体置数法实现24进制）
要实现整体清零，就要利用 端进行清零（在实际器件的端口是CLR端），即将24进制最终清零信号分别接入两个74LS161芯片的 端，以实现整体清零，考虑到清零法是在第N+1个状态清零，实验整体清零的最终信号应为(第1片74LS161)0010
（第2片74LS161)0100，根据最终信号连接电路，以实现整体清零。（图见附录1）
附录1：整体清零法仿真电路图
附录2：整体置数法仿真电路图
附录3：方案二仿真电路图
附录4：方案三仿真电路图（整体清零法实现24进制）
译码器的主要任务是将控制器的输出Q1、Q0的4种工作状态，翻译成甲、乙车道上6个信号灯的工作状态。控制器的状态编码与信号灯控制信号之间的关系如表12、4所示。实现上述关系
2．所用器件：
器件型号
功能
数量
74LS161
4位二进制同步加法计数器
2片
74LS00
四2输入与非门
1片
74LS08
四2输入与门
1片
74LS10
三3输入与非门
1片
3．仿真实现过程：
（1）首先遇到的问题是级联问题，由于要实现24进制，所以需要2片74ls161芯片，所以就不可避免的遇到级联问题，解决该问题就需要将第2片74ls161芯片的进位信号与第1片74ls161芯片的EP端和ET端连接在一起，实现进位和级联。
2．所用器件：
器件型号
功能
数量
74LS161
4位二进制同步加法计数器
2片
74LS00
四2输入与非门
1片
74LS08
四2输入与门
1片
3．仿真实现过程：
（1）首先遇到的问题是级联问题，由于要实现24进制，所以需要2片74ls161芯片，所以就不可避免的遇到级联问题，解决该问题就需要将第2片74ls161芯片的进位信号与第1片74ls161芯片的EP端和ET端连接在一起，实现进位和级联。
（2）其次是实现整体置零问题，顾名思义，就是在同一个信号下实现两个74ls161芯片都清零，解决该问题就需要将清零信号与两个74ls161芯片的 端进行连接在一起。
（3）检验整体清零，就需要运用数码管显示来检验整体清零功能的实现。
（详细图见附录4）
三．整体置数法实现24进制计数器
1．设计过程：
要实现整体置数，就要利用 端进行清零（在实际器件的端口是LOAD端），即将24进制最终清零信号分别接入两个74LS161芯片的 端，以实现整体清零，考虑到清零法是在第N个状态清零，实验整体清零的最终信号应为(第1片74LS161)0010，（第2片74LS161)0011，根据最终信号连接电路，以实现整体清零。（图见附录2）
在此次做实验过程中，我也遇到了许多问题难以解决，比如说如何实现整体级联和整体清零的实现，如何通过数码管来来检验实验的成功；以及一些实际问题，比如说实际电路是否连接正确，芯片是否损坏，这些都是需要考虑的问题，如果一个问题解决不了，就有可能导致一步错，步步错的局面，还好，由于理论知识的学习，问题都可以一个一个得以解决，从这次用4位二进制集成计数器74LS161设计一个24进制计数器的实验中，我收获巨大，动手能力也进一步提高。