沈阳工业大学实验报告
（适用计算机程序设计类）实验名称：24进制加法计数器
见附件A
5．程序运行结果
绘制的仿真波形图能够正确的反映出所设计电子线路的功能，下载到EDA实验系统的文件，能够通过EDA实验系统正确的实现其功能。

6．出现的问题及解决方法
问题：在利用原理图创建24进制计数器工程时，把10进制计数器原理图的工程替换了
解决方法：重新创建10进制计数器工程，并构建24进制计数器。

附件A 沈阳工业大学实验报告
（适用计算机程序设计类）
1、建立10进制计数器工作库文件夹、并编辑设计VHDL文件
2、创建10进制加法计数器的工程
3、利用原理图输入设计法设计24进制加法计数器
4、创建24进制加法计数器的工程
5、24进制加法计数器时序仿真
6、引脚设置（模式5）
选择模式5的数码管1和数码管2
Q0[0] 引脚：PIO16-13 Q0[1] 引脚：PIO17-14 Q0[2] 引脚：PIO18-15 Q0[3] 引脚：PIO19-16 Q1[0] 引脚：PIO20-17 Q1[1] 引脚：PIO21-18 Q1[2] 引脚：PIO22-19 Q1[3] 引脚：PIO23-20 CLOCK: 选择clock2-153
7、配置文件下载。