当前位置:文档之家› 集成电路版图设计与验证培训课件

集成电路版图设计与验证培训课件


化学气相淀积
❖ CVD生长的二氧化硅:用作金属间的绝缘层, 用于离子注入和扩散的掩蔽层,也可用于增 加热氧化生长的场氧化层的厚度
❖ 热生长的二氧化硅:具有最佳的电学特性。 可用于金属层之间的绝缘体,又可用作器件 上面的钝化层
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
❖ 双极集成电路最主要的应用领域是模拟和超 高速集成电路。
❖ 每个晶体管之间必须在电学上相互隔离开, 以防止器件之间的相互影响。
❖ 下图为采用场氧化层隔离技术制造的NPN晶 体管的截面图,制作这种结构晶体管的简要 工艺流程如下所示:

踏实,奋斗,坚持,专业,努力成就 未来。20.11.2620.11.26Thurs day, November 26, 2020
电阻
❖ 电阻值计算,xj为结深 ❖ 当W=L时,G=g
❖ 1/g用R■表示,称为方块电阻,单位为欧姆, 习惯上用Ω/ ■表示。
2 无源器件
❖ 2、电容 ❖ 基本上分为两种:MOS电容和P-N结电容 ❖ (1)MOS电容:重掺杂区域作为极板,氧
化物作为介质 ❖ 单位面积的电容为 ❖ (2)P-N结电容:N+P结电容,通常加反向
1 制造工艺简介
❖ (e)光刻工艺处理后的晶片(金属化工艺) ❖ (f)完整工艺处理后的晶片(光刻工艺)
1 制造工艺简介
❖ 工艺总结一:集成电路的制造是平面工艺, 需要多层加工
❖ 工艺总结二:芯片是由底层P-Sub到最上层 的不同图形层次叠加而成。
2 材料的作用
❖ 表2.1 集成电路中所需要的材料 ❖ 导体:低值电阻,电容极板,器件边线,接

弄虚作假要不得,踏实肯干第一名。11:17:5011:17:5011:1711/26/2020 11:17:50 AM

安全象只弓,不拉它就松,要想保安 全,常 把弓弦 绷。20.11.2611:17:5011:17Nov-2026-Nov-20

重于泰山,轻于鸿毛。11:17:5011:17:5011:17Thursday, November 26, 2020
取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻: ❖ 集成电路中经常见到的扩散电阻其实就是利
用掺杂的方法改变材料的电阻率得到的。但 是当掺杂的杂质浓度增高时,电阻率会随着 浓度增高快速降低吗?
❖ (与温度有关:杂质需要完全电离;掺杂半 导体中载流子的迁移率会随杂质浓度增加而 显著下降)
3.1半导体基础知识
偏置电压
电容
2 无源器件
❖ 3、电感:薄膜螺旋电感 ❖ 过程:硅衬底热生长或淀积一层厚氧化物;
淀积一层金属,形成电感的一个端子;再淀 积一层介质,通过光刻和刻蚀确定出一个过 孔;淀积第二层金属,同时过孔被填充;在 第二层金属上光刻并刻蚀出螺旋图形作为电 感的第二个端子。
电感
3 双极集成电路制造流程
❖ 每层版图都有相对应的掩膜版,并对应于不 同的工艺。
4 常用工艺之一:外延生长
❖ 半导体器件通常不是直接做在衬底上的, 而是先在沉底上生长一层外延层,然后将 器件做在外延层上。外延层可以与沉底同 一种材料,也可以不同。
❖ 在双极型集成电路中:可以解决原件间的 隔离;减小集电极串联电阻。
❖ 在CMOS集成电路中:可以有效避免闩锁 效应。
❖ 4、 PN结 ❖ 单向导电性:整流、开关、稳压二极管。 ❖ 、5 MOS场效应管 ❖ (1)MOS管结构 ❖ NMOS、PMOS和CMOS ❖ MOS管是左右对称的,漏和源可以互换,只
是外加电压不同。
3.1半导体基础知识
❖ 漏区和源区称为有源区,是由掺杂形成的。 ❖ 栅:铝栅和硅栅(性能更好) ❖ MOS晶体管尺寸定义:宽和长 ❖ (2)MOS管工作原理 ❖ 反型层、沟道、饱和。 ❖ 饱和之后,沟道形成楔型,电流不再增加。
物理气相淀积
物理气相淀积
❖ 标准(离子束)溅射:离子束被加速,撞击 靶材表面
❖ 长程溅射:用于控制角度分布 ❖ 校直溅射:用于填充高宽比较大的接触孔,
防止空洞底部还没有完全填充,其上部开口 就被封闭起来。
化学气相淀积
❖ (3)化学气相淀积 ❖ 化学汽相淀积是指通过气态物质的化学反应,
在衬底上淀积一层薄膜材料的过程。CVD膜 的结构可以是单晶、多晶或非晶态,淀积单 晶硅薄膜的CVD过程通常被称为外延。
❖ 光刻:将图形转移到覆盖在半导体硅片表面 的光刻胶
❖ 刻蚀:将图形转移到光刻胶下面组成器件的 各层薄膜上
❖ 湿法刻蚀:掩膜层下有横向钻蚀 ❖ 干法刻蚀:等离子体辅助刻蚀,是利用低压
放电等离子体技术的刻蚀方法
6 常用工艺之三:刻蚀
6 常用工艺之三:刻蚀
6 常用工艺之三:刻蚀
❖ 各向异性腐蚀 (湿法刻蚀) ❖ 各向同性腐蚀:例如在铝线的刻蚀过程中,
触,焊盘 ❖ 半导体:衬底 ❖ 绝缘体:电容介质,栅氧化层,横向隔离,
层间隔离,钝化层
3 工艺流程
❖ 集成电路的制造工艺是由多种单道工艺组合而 成的,单道工艺通常归为以下三类:
❖ (1)薄膜制备工艺:包括外延生长、氧化工 艺、薄膜淀积工艺,如制造金属、绝缘层等。
❖ (2)图形转移工艺:包括光刻工艺和刻蚀工 艺。
3.2 工艺流程
❖ 材料制备
1 制造工艺简介
❖ (a)n型硅晶片原材料(b)氧化后的晶片
1 制造工艺简介
❖ (c)涂敷光刻胶(d)光刻胶通过掩膜版曝 光
1 制造工艺简介
❖ (a)显影后的晶片(b)SiO2去除后的晶片 ❖ 氧化工艺
1 制造工艺简介
❖ (c)光刻工艺处理后的晶片 ❖ (d)扩散或离子注入形成PN结 ❖ 光刻和刻蚀工艺;扩散和离子注入工艺
集成电路版图设计与验证
第三章 半导体制造工艺简介
学习目的
❖ (1)了解晶体管工作原理,特别是MOS管 的工作原理
❖ (2)了解集成电路制造工艺 ❖ (3)了解COMS工艺流程
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.1半导体基础知识
❖ 半导体硅原子结 构:4个共价键, 比较稳定,没有 明显的自由电子。
8 常用工艺之五:薄膜制备
❖ 四种薄膜:氧化膜;电介质膜;多晶硅膜; 金属膜
8 常用工艺之五:薄膜制备
❖ (1)氧化
❖ SiO2的作用
❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面 钝化
❖ SiO2的制备
❖ 需要高纯度,目前最常用的方法是热氧化法。主要 分为干氧氧化、水汽氧化和湿氧氧化三种。
❖ 氮化硅的制备
加入含碳的气体,以形成侧壁钝化,这样可 以获得各向异性刻蚀效果
6 常用工艺之三:刻蚀
7 常用工艺之四:掺杂
❖ 作用:形成PN结,形成电阻,形成欧姆接触, 形成双极晶体管的基区、发射区、集电区或 MOS管的源和漏。
❖ 主要的掺杂工艺:扩散和离子注入 ❖ 扩散:根据扩散的原理,使杂质从高浓度处
向低浓度处扩散。两个要素:高温和浓度梯 度。

不可麻痹大意,要防微杜渐。20.11.2620.11.2611:17:5011:17:50November 26, 2020

加强自身建设,增强个人的休养。2020年11月26日 上午11时17分20.11.2620.11.26

追求卓越,让自己更好,向上而生。2020年11月26日星期 四上午11时17分50秒11:17:5020.11.26

严格把控质量关,让生产更加有保障 。2020年11月 上午11时17分20.11.2611:17N ovember 26, 2020

重规矩,严要求,少危险。2020年11月26日 星期四11时17分50秒11:17:5026 November 2020
❖ 大部分的离子并不位于替位位置 ❖ 为了激活注入的离子,并回复迁移率和其他
材料的参数,必须在适当的时间与温度下将 半导体退火。
8 常用工艺之五:薄膜制备
❖ 目的:通过物理或化学方式在硅晶圆上淀积 材料层,来满足集成电路设计的需要,如金 属、多晶硅及磷化玻璃等。
❖ 常用方法:氧化、物理气相淀积和化学气相 淀积
❖ 主要用作:金属上下层的绝缘层、场氧的屏蔽层、 芯片表面的钝化层。
8 常用工艺之五:薄膜制备
❖ 生产SiO2
8 常用工艺之五:薄膜制备
❖ 氧化质量
物理气相淀积
❖ (2)物理气相淀积 ❖ 利用某种物理过程,例如蒸发或溅射,来实
现物质的转移,即把材料的原子由源转移到 衬底表面,从而实现淀积形成薄膜。 ❖ 金属的淀积通常是物理的。 ❖ 两种方法:真空蒸发;溅射
7 常用工艺之四:掺杂
❖ 离子注入:与扩散比,离子注入技术具有加 工温度低、大面积注入杂质仍能保证均匀、 掺杂种类广泛等优点。
❖ 原理:用一台离子加速器加速杂质粒子向前 运动,轰击硅晶圆表面,最后杂质粒子能量 损失后,渗入到晶圆内部停留下来形成。
❖ 漏源自对准:离子注入可以使用光刻好的薄 膜材料作为掩膜来形成对准方法。
❖ (3)掺杂工艺:包括扩散工艺和离子注入工 艺。
3 工艺流程
❖ 以上工艺重复、组合使用,就形成集成电路 的完整制造工艺。
❖ 光刻掩模版(mask):版图完成后要交付给 代工厂,将版图图形转移到晶圆上,就需要 经过一个重要的中间环节——制版,即制造 一套分层的光刻掩膜版。
3 工艺流程
❖ 制版——光刻掩膜版就是讲电路版图的各个 层分别转移到一种涂有感光材料的优质玻璃 上,为将来再转移到晶圆做准备,这就是制 版。
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤:带有能量的离子进入半导体衬底, 经过碰撞和损失能量,最后停留下来。
相关主题