ｆｏｒ
ｒｓ．ｎｄｏｍｅｓ８
ｉｎｄｉｃａｔｅｓ ｔｈａｔ
ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｒａｎｄｏｍ ｓｅｑｕｅｎｃｅ ｏｆ ｔｈｅ ＴＲＮＧ ｍｅｅｔｓ ｔｈｅ ｒｅｑｕｉｒｅｍｅｎｔ．Ｓｉｎｃｅ ｔｈｅ
ｃａｎ
ＴＲＮＧ ｏｎｌｙ ｃｙｃｌｅ．
ＵｓｅＳ ｃｏｍｍｏｎ ｌｏｇｉｃ ｕｎｉｔｅｓ，ｉｔ
ｌｉｎｅａｒ ｆｅｅｄｂａｃｋ ｏｆ ｔｈｅ
ｒｅｇｉｓｔｅｒ（ＬＦＳＲ）ｉｓ ｕｓｅｄ
ａｓ ｐｏｓｔ－ｐｒｅｃｅｓｓｉｎＫ Ｉｎ ｔｈｅ
ｔｅｓｔｓ
ｏｌｌ
ｌ ｐｌａｔｆｏｒｍ，ｔｈｅ
ｅ如ｃｔｓ
ｄｅｓｉｇｎ
ｔｅｓｔｓ
ｐａｒａｍｅｔｅｒｓ。ｓｕｃｈ ａｓ ｔｈｅ ｎｕｍｂｅｒ ｏｆ ｏｓｃｉｌｌａｔｏｒｓ ａｎｄ ｓａｍｐｌｉｎｇ ｆｒｅｑｕｅｎｃｙ，ａｒｅ ｄｉｓｃｕｓｓｅｄ．Ｔｈｅ ｒｅｓｕｌｔ ｏｆ ＤＩＥＨＡＲＤ ｓｕｉｔｅ
ｂｅ ｑｕｉｃｋｌｙ ｔｒａｎｓｐｌａｎｔｅｄ
ｔｏ
ｔｈｅ ＡＳＩＣ
ｄｅｓｉｇｎ
ａｎｄ
ｓｈｏｒｔｅｎ ｔｈｅ ｄｅｖｅｌｏｐｍｅｎｔ
Ｋｅｙ ｗｏｒｄｓ：ｔｒｕｅ
ｒａｎｄｏｍ ｎｕｍｂｅｒ
ｇｅｎｅｒａｔｏｒ；ｏｓｃｉｌｌａｔｉｏｎ ｒｉｎｇ；ｐｈａｓｅ ｄｒｉｆｔ
ａｎｄ ｊｉｔｔｅｒ；ｍｅｔａｓｔａｂｉｌｉｔｙ；ＦＰＧＡ
第１９卷
Ｖ０１．１ ９
第ｌＯ期
Ｎｏ．１０
电子设计工程
Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｉｎｇ
２０１１年５月
Ｍａｙ ２０１ １
一种基于ＦＰＧＡ的真随机数发生器设计与实现
张聪，于忠臣
（北京工业大学北京市嵌入式系统重点实验室。北京１００１２４） 摘要：设计并实现了一种基于ＦＰＧＡ的真随机数发生器。利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为 随机源。使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Ｘｉｌｉ啦Ｖｉｒｔｅｘ一５平台的测试实验中，探讨 了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过 ＤＩＥＨＡＲＤ测试。性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ＡＳＩＣ设计。大大缩短了开 发周期。 关键词：真随机数发生器；振荡环；相位漂移与抖动；亚稳态；ＦＰＧＡ 中图分类号：ＴＮ７８２
∞…∞一鸶矗图
（ａ）采样 （＂￥ａｍｐｌｉｎｇ （ｂ）保持
《ｂ）ｈｏｌｄ ‘ｃ）ｔｒａｎｓｆｅｒ ｃｈａｌ＂ａｃｔｅｆｉｓｔｉｃ
（ｄ】ｍｅｃｈａｎｉｃａｌ ｄｉａｇｒａｍ ｏｆ ｍｅｔａ￥ｔａｂｌｅ
图１ Ｆｉｇ．１
亚稳态
Ｍｅｔａｂｉｌｉｔｙ
１．３振荡器的设计 如图２所示。二选一复用器既作为延迟单元又作为选通 单元使用。当选通信号为‘１’时，形成两个相互独立、自由振 荡的环形振荡器。当选通信号为‘０’时，两组反相器交叉相连 形成双稳态器件。自由振荡时．两个振荡器之间存在着抖动 和相位偏移。在振荡的停止时刻，即振荡环路断开、两组反相 器交叉连接时。反相器的瞬时输出电压以及内部噪声的绝对 和相对值决定了电路最终稳定在哪个逻辑值上。有时即使反 相器跨接在一起。电路也会振荡很长・段时间才能稳定下 来。形成亚稳态。综上所述，随机序列的来源用到了抖动和亚 稳态两种机制。
－１７６．． 稿件编号：２０１１０２０６３
使用诸如ＰＬＬ等特殊资源。便于设计由ＦＰＧＡ验证移植到芯 片设计。其核心思想是使用反相器和延时单元构成两个相互 独立的振荡器．由于内部噪声的差异引起的相位偏移作为熵 源，经过一段时间振荡后。随机的状态由数字双稳态电路锁 存。多组振荡器的输出。经过异或和同步处理后得到随机序 列。该ＴＲＮＧ在ＦＰＧＡ物理平台上实现并进行了测试验证。 １
好。但是如果振荡器的数目太多，会消耗过多的硬件资源，功 耗也过大。因此，不宜通过单纯地增加振荡器数目的方法提 高随机序列的性能。 定性分析如下：将序列的每位看作是一个随机的二进制 变量Ｘ，定义ｂ是序列的偏置。即
ｂ＝ｌＰ（Ｘ＝１）一ｌ／２１＝ＩＰ（Ｘ＝０）一１，２Ｉ （２）
测试。检验随机序列的性能。 ＤＩＥＨＡＲＤ测试是由１６项测试组成的用来度量随机数 发生器性能的一组统计学测试，它由Ｇｅｏｒｇｅ Ｍ躺羽ｉａ开发 并于１９９５年首次发布。ＤＩＥＨＡＲＤ的测试结果叫做Ｐ－ｖＭｕｅ。 它由方程Ｐ－ｖａｌｕｅ＝Ｆｉ（Ｘ）计算得到，其中Ｅ试图建立样本Ｘ 在Ｏ和ｌ间服从均匀分布的分布函数。因为Ｅ是渐进逼近的， 它在尾部的近似效果变差．所以数值接近Ｏ或１的Ｐ＿ｖａｌｕｅ 在真随机序列中极少出现。当被测序列随机性能很差时。会 有很多Ｐ－ｖａｌｕｅ的值是精确到小数点后数位的Ｏ或者１．例如．
ＴＲＮＧ的设计
１．１相位漂移与抖动 由于受到电路中噪声的影响，数字电路中时钟信号的周 期在每个不同的周期上可能缩短或者加长。这就是时钟抖 动。抖动可以用许多方法来衡量和表征．它是一个均值为零 的随机变量。振荡器起振时刻的差异和电路元件的工艺偏 差，使得振荡器间存在相位漂移。因此抖动信号和相位漂移 适合在数字电路中作为ＴＲＮＧ的随机源。 １．２亚稳态 锁存器是有逻辑‘ｌ’和‘０’两个稳定状态的双稳态器件。 但是在特殊情况下其可能进入亚稳态［４１。此时它的输出是介
采样时钟 选通信号 振荡输出
Ｓｅｑｕｅｎｃｅ）ｔｓ的输出与采样得到的随机序列进
行异或运算作为后续处理，ＰＲＢＳ产生电路消耗资源少并且 使用线性反馈移位寄存器实现，非常适合于在ＦＰＧＡ上实 现。它的生成多项式是： Ｇ１１６ＦＸｌ６＋Ｘ１３＋Ｘ１２＋Ｘ“＋Ｆ＋Ｘ６＋Ｘ３＋Ｘ＋ｌ 多项式表示如图５所示。 ２
真随机数发生器（ＴＲＮＧ）在统计学、信息安全等领域有 着广泛的应用。在这些领域中。不仅要求数据序列分布均匀、 彼此独立．而且要求其具有不可预测性．能够抵御针对随机 性的攻击。Ｂ．Ｓｕｎａｒ。Ｗ．Ｊ．Ｍａｒｔｉｎ和Ｄ．Ｒ．Ｓｔｉｎｓｏｎ提出【”，真随 机数发生器的性能受３个因素的影响：熵源（Ｅｎｔｒｏｐｙ Ｓｏｕｒｃｅ），采集方式（Ｈａｒｖｅｓｔｉｎｇ Ｍｅｃｈａｎｉｓｍ）和后续处理（Ｐｏｓｔ— Ｐｒｏｃｅｓｓｉｎｇ）。在电路系统中最常见的三种真随机数产生方法 为田：１）直接放大法：放大电路中的电阻热噪声等物理噪声。 通过比较器进行比较后获得随机数序列；２）振荡采样法：用 带有抖动的慢振荡器通过Ｄ触发器采样一个周期固定的快 振荡器，输出随机序列；３）离散时间混沌法：利用混沌电路不 可预测以及对初始条件敏感的依赖性的特点产生随机序列。 基于模拟电路的结构，熵源的统计分布更加理想，且熵源噪 声不随采样周期的变化而改变；基于数字电路的结构，集成 度高。便于在ＦＰＧＡ等通用可编程平台上实现，但熵源的统 计特性与模拟电路相比不够理想１３１。 本文尝试了一种用纯数字电路实现的ＴＲＮＧ结构，且不 收稿日期：２０１１—０２—２４
于‘ｌ’和‘０’之间的中间电平。如图ｌ所示锁存器用两个反相 器和两个开关表征。当锁存器导通时，采样开关闭合，保持开 关打开（图ａ）；当锁存器关闭时，采样开关打开，保持开关闭 合（图ｂ）。图ｅ展示了两个反相器的直流传输特性。当锁存器 关闭时Ａ＝Ｂ，稳态是Ａ＝Ｂ－－０和Ａ＝Ｂ＝Ｖｎｏ，亚稳态为Ａ＝Ｂ＝Ｖ。。
稳态的传播会造成后续电路的错误动作。因此使用同步器将 异或后的随机序列与后续电路隔离开来。同时也方便采集稳 定的输出序列做性能分析。此处采用了三级寄存器的同步结 构。由ＭＴＢＦ（Ｍｅａｎ
Ｔｉｍｅ Ｂｅｔｗｅｅｎ
Ｆａｉｌｕｒｅ）四的定义可知，平均需
要经过数百年时间才会发生一次亚稳态通过同步器向下传播 的事件。因此是满足设计要求的。该模块电路图如图４所示。
图４随机源模块电路
Ｆｉｇ．４ Ｃｉｒｃｕｉｔ ｏｆ ｒａｎｄｏｍ
ｓｏｕｒｃｅ
１．５后续处理模块的设计 理想情况下．Ｄ触发器所采集的信号具有随机的统计特 性。可是ＦＰＧＡ内部电路不可避免地会受到温度漂移、电压 抖动等不良因素影响。从而导致采样得到的随机信号中存在
图２振荡器结构图
Ｆｉｇ．２ Ｏｓｃｉｌｌａｔｏｒ
ｔｒｕｅ
Ｓｙｓｔｅｍ Ｋｅｙ Ｌａｂ，Ｂｅｌｌｉｎｇ Ｕｎｉｖｅｒｓｉｔｙ
ｏｆＴｅｃｈｎｏｌｏｇｙ，Ｂｅ；ｉｉｎｇ １００１２４，Ｃｈｉｎａ）
ａ
ｒａｎｄｏｍ ｎｕｍｂｅｒ
ｔｏ
ｇｅｎｅｒａｔｏｒ（ＴＲＮＧ）ｉｓ ｐｒｅｓｅｎｔｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ．Ｔｈｅ ｄｅｓｉｇｎ ｕｔｉｌｉｚｅｓ
ｐｏｉｎｔ．ｔｈｅ ｆｒｅｅ－ｒｕｎｎｉｎｇ ｏｓｃｉｌｌａｔｏｒｓ
作者简介：张聪（１９８５一），男，辽宁铁岭人，硕士研究生。研究方向：集成电路数字前端设计。
万方数据
张聪．等
一种基于ＦＰＧＡ的真随机数发生器设计与实现
其中Ｖ。不是一个合理的逻辑值。因为电平在该点是相互稳 定的并且可以无限期停留，所以称该点为亚稳态。但是，任何 噪声或者其他干扰都会使得Ａ和Ｂ最终稳定在两个稳态中 的一个状态。图ｄ非常形象地表征了亚稳态。它就好像处于 山顶的小球任何干扰都会使小球滚落到山两端的稳定状态。
ｓｔｒｕｃｔｕｒｅ
偏置．影响结果的统计特性。所以在采样得到随机序列后要 对数据进行消偏处理．使Ｏ和ｌ出现的概率相当。 本设计采用１６位最大长度二进制伪随机序列（Ｐｓｅｕｄｏ
Ｒａｎｄｏｍ Ｂｉｎａｒｙ
波形如图３所示，为了方便数据采集选通信号是由时钟 经过分频得到的。在自由振荡阶段，输出信号快速变化不属 于任何稳定状态。在图中用斜线表示。在解析阶段，电路是双 稳态器件。此时应该保持解析时间足够长。从而使输出电平 在大多数情况下稳定在逻辑‘ｌ’或‘０’。
ａｒｅ ａｒｅ
ｐａｉｒ ｏｆ ｖｉａ
ａ
ｔｈａｔ ａ弛ｐｅｒｍｉｔｔｅｄ
ｆｒｅｅ－ｒｕｎ．Ａｔ ｓｏｍｅ
ｃｏｅｒｃｅｄ
ｔｏ
ｍａｔｃｈ
ａ
ｓｔａｔｅｓ
ｄｅｖｉｃｅ．Ｍｅｔａｓｔａｂｉｌｉｔｙ ａｎｄ ｏｓｃｉｌｌａｔｏｒ ｄｒｉｆｔ