1.3ASIC Application-Specific Integrated CircuitCAD Computer-Aided DesignCD Compact DiscCO Central OfficeCPLD Complex Programmable Logic DeviceDIP Dual In-line PinDVD Digital Versatile DiscFPGA Field-Programmable Gate ArrayHDL Hardware Description LanguageIC Integrated CircuitIP Internet ProtocolLSI Large-Scale IntegrationMCM Multichip ModuleMSI Medium-Scale IntegrationNRE Nonrecurring EngineeringPBX Private Branch ExchangePCB Printed-Circuit BoardPLD Programmable Logic DevicePWB Printed-Wiring BoardSMT Surface-Mount TechnologySSI Small-Scale IntegrationVHDL VHSIC Hardware Description LanguageVLSI Very Large-Scale Integration1.4ABEL Advanced Boolean Equation LanguageCMOS Complementary Metal-Oxide SemiconductorJPEG Joint Photographic Experts GroupMPEG Moving Picture Experts GroupOK 据说是Oll Korrect（All Correct）的缩写。

但没有公认答案。

PERL Practical Extraction and Report Language1.5ex., 显示器， 投影仪， 各种智能家电2.11原码 反码 补码(a) +25 00011001 00011001 00011001(b) +120 01111000 01111000 01111000(c) +82 01010010 01010010 01010010(d)–42 10101010 11010101 11010110(e)–6 10000110 11111001 11111010(f)–111 11101111 10010000 100100012.17原题“具有相同的负值”意思不明，指原码和补码相等的话，11000000即可。

2.22假设|x|大于等于|y|，case1：x正，y正，补码表示不带来改变，等式显然成立；case2：x正，y负，左边答案等于|x|‐|y|，右边[y]等于|x|+2n‐|y|=2n+|x|‐|y|，模掉2n，右边也等于|x|‐|y|；case3：x负，y正，左边答案等于2n‐||x|‐|y||=2n‐|x|+|y|，右边也等于2n‐|x|+|y|；case4：x负，y负，左边等于2n‐(|x|+|y|)， 右边等于2n‐|x|+2n‐|y|，模2n相等。

2.32原题给出的例子中，没有借位情况！每四位代表的一位如果被减数小于减数，就借位；借位后直接运算，最后再在借位的地方减六(0110)修正。

8 1000 4 0100 5 0101 2 0010‐ 3 0011 ‐ 8 1000 ‐ 9 1001 ‐ 7 01110101 ‐ 0100 ‐ 0100 ‐ 01012.38格雷码最大的特点在于连续数值只有一位突变，飞机高度是连续数值，且同机场控制塔的收发可能出现错位，采用格雷码，容易排除错位干扰。

3.74个。

p、n沟道晶体管各两个。

3.20纯CMOS应用，输出电流20uA：4.4-3.15 =1.251.35-0.1=1.25大电流测试，输出电流4mA：3.84-3.15=0.691.35-0.33=1.02这是在两种不同的电气条件下。

3.21高态DC噪声容限：4.75-3.5=1.25低态DC噪声容限：1.5-0.25=1.253.223.32根据系数，上升时间分量受影响大。

Propagation delay and transition time. If the sizes of the internal transistors are properly balanced, propagation delay tends to be about the same regardless of the transition direction. The same is true for transition time. Note that p-channel transistors have to be about twice the size of corresponding n-channel transistors to achieve the same low resistance. If the p-channeltransistors are “undersized,” then LOW-to-HIGH transitions will tend to longer than HIGH-to-LOW ones, because the load capacitance must charge through a higher resistance.3.405.0 –2.0–0.37=2.63Vr = 2.63 /0.005 = 526　3.51cmos与或非门更快一些，与门相当于与非加一个反相器，而与或非是一级延迟。

3.77纯cmos应用2.5Vcmos ：高态DC噪声容限：0.3低态DC噪声容限：0.31.8Vcoms：高态DC噪声容限：0.18低态DC噪声容限：0.184.6a.b.c．4.8化简观察；穷举；Excel（可用来验证复杂多参量表达式的化简）、matlaba．F=X’·Y’·Z’+X·Y·Z+X·Y’·Z= X’·Y’·Z’+X·YX Y Z F0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 01 1 1 1g．F=(A+A’)·B+B·A·C’+C·(A+B’)·(A’+B)=B+C·(A·B+ A’·B’) =B+C ·A’·B’（注意，A·B不等于A’·B’，负号不可相抵）X Y Z F0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 11 1 1 14.19a．F=W·X+W’·Y’把XY写在一起画卡诺图，结果会一样。

从表达式到卡诺图的能力：一个项对应一个方块去还原，记清2i，n‐i与项中变量数的关系。

d．F=W’·X’+Y’·Z+W’·X·Y·Z+W·X·Y·Z’4.244.31assume4.364.41A’=A XNOR 0A XOR XNORB = A’·B + A·B’A XNORB = A’·B’+A·B可以构造反相器，无法构造A·B和A+B。

4.59c.f.4.60QM1 000001 15 000101 29 001001 213 001101 321 010101 323 010111 429 011101 431 011111 537 100101 345 101101 453 110101 461 111101 5P1 P2 P3 P41 × ×5 × ×9 × ×13 × ×21 × ×23 ×29 × ×31 ×37 ×45 ×53 ×61 ×F=PI1+PI3+PI4= 00-001+ 01-1-1+ -- -101=U’V’X’Y’Z+U’VXZ+XY’Z （单变量这里没有写·号）或F=PI2+PI3+PI4= 00--01+ 01-1-1+ -- -101=U’V’Y’Z+U’VXZ+XY’Z6.9 p2556.20c． 因为 0、2、10、12的D位都是0，所以可以放在使能：d.e.6.22 p255、p30938+30+15 = 83 ns注意，经过138的输出未到151的数据而是使能，所以中间一项是30而不是表中更大的延迟32.6.27 p328AEQBOUT=（A=B）·AEQBIN6.29本题指第338页图6‐84的4位串行加法器。

套全加器的进位等式：6.31 but门6.38题目中最低价格，类似第7章最小成本方法，把无关项视为安全，圈尽量大的圈。

6.50题目E和F是指十六进制的E和F，这个题目说明是明显的。

6.51输入低电平有效，输出高电平有效。

6.526.70双2‐4译码器，两部分使能条件不一样，且输出有效电平是一高一低。

如果有特有用途，可能成功啊。

会炸吗？。

6.71参考理解：怎么rotate呢？以单个157为例，交叉复制，即1D1和2D0赋值同一个，依次类推。

另：减法器方案。

6.8000和08正好相反。

读入时过U1进280导致校验结果相反，280的结果进入存储芯片pin，读出时，pout出来（它此时是错误值）再次经过U1，再次相反，两次抵消，恰好依然起到存入/读出过程的效验作用，只是error有效电平变了。

6.97151的八位前接一个138，151的选择和138的三输入分别接两个要比较的值。

（聪明的方法）或 用一个6826.98The worst-case delay is the sum of three numbers:(a) In U1–U4, the worst-case delay from any Ai, Bi to /G or /P (33 ns).(b) In U5, the worst-case delay from any /GI or /PI to any CI (7 ns).(c) In U1–U4, the worst-case delay from CIN to any function output (27 ns).Thus, the total worst-case delay is 67 ns.6.1007.47.5以上两题注意延迟。