外部器件设计
(a) 反激整流的应用 如图 1 所示， LPC和RES管脚的电阻需要根据LPT 控制 进行适当设计。根据图3，当LPC端电压在一个消隐时 序（ tLPC-EN ）内高于 VLPC-EN 时， SR 的栅极准备输出。 当 LPC 端电压跌落到低于 VLPC-TH-HIGH (0.05VOUT) 时， SR MOSFET 开始输出。因此， VLPC-EN 必须高于 VLPCTH-HIGH ，否则 SR MOSFET 不能导通。所以， LPC 端的 电压分压器R1和R2, 应该满足下式：
VIN .MIN VO ) R1 R2 n 30.4 2 VO R2 0.3 40 根据方程（2）可以得到LPC的分压比的最小值为： 0.83 (
R1 R2 R2 ( VIN .MAX VOUT ) n 24.4 4
R2
Clamping circuit could be a voltage regulator or voltage clamping components
1 R3 R4 19 VO 3.8 4 R4 4.96
因此，R3和R4分别选为36kΩ和9.1kΩ。
© 2011 Fairchild Semiconductor Corporation Rev. 1.0.0 • 7/29/11
3
AN-6204
VLPC
VLPC-HIGH 0.83VLPC-HIGH 0.05VOUT
T
Figure 4.
VIN/n VIN/n+VOUT VOUT
采用FAN6204时正激续流整流的典型波形
VLPC
VLPC-HIGH 0.83VLPC-HIGH 0.05VOUT
Blanking time
Figure 3. 采用FAN6204时QR反激变换器的典型波形
V R2 0.83 ( IN .MIN VOUT ) 0.05VOUT 0.3 R1 R2 n
(1)
(b) 双管正激式续流整流的应用 图2给出了一种将FAN6204应用于正激续流二极管整流 的典型应用电路。由于VLPC-EN 必须大于 VLPC-TH-HIGH， 因此LPC端的电压分压器R1和R2，需要满足下式：
Table 1. 系统指标 输入 输入电压范围 电源频率范围 输出 输出电压(Vo) 输出功率(Po) 19V 90W 90~264VAC 47~63Hz
根据设计指南，计算出关键参数，并在表 2 中给予总 结。
Table 2. 关键系统参数 PFC 部分 PFC输出电压电平1 (PFCVo1) PFC 输出电压电平 2 (PFCVo2) PFC 电感量 (Lb) PFC 电感匝数(Nb) 副边绕组匝数 (NAUX) 最小开关频率 (fs,min,PFC) PWM部分 PWM 变压器原边电感匝数(NP) PWM 变压器副边绕组匝数(NAUX) PWM 变压器的匝比 (n) 原边电感 (LP) 最小开关频率(fs,min,PWM) 41T 6T 6.8 700µ H 52kHz 250V 400V 385µ H 60T 8T 55kHz
(4)
由 于 RES 和 LPC 之 间 的 分 压 比 （ Voltage Scale-Down Ratio）（K）是5，所以CT (tCT.DIS) 的放电时间和电感 电流的放电时间（ tL.DIS ）相等。然而，考虑到分压电 阻和内部电路的公差，为了保证tCT.DIS小与tL.DIS，分压 比(Scale-Down Ratio) （K ）应该大于5。K的典型值为 5~5.5。

AN-6204
FAN6204 — 反激和正激续流整流的同步整流控制器
引言
本应用手册给出了飞兆半导体次级同步整流控制器 （ SR ） FAN6204 的 设 计 要 点 ， 适 用 于 连 续 导 通 模 式 （CCM）、断续导通模式（DCM）、准谐振（QR）反 激式变换器以及双管正激续流整流（图1和图2）。 FAN6204采用了独创的线性预测时序控制技术，用于决 定 SR MOSFET 的开通与关断时序。该控制技术只需检 测变压器绕组电压和输出电压，无需检测 MOSFET的电 流，因此可以实现抗噪性。另外，本技术无需来自原边 的通讯信号，因而减少了外部器件数量，简化了PCB布 局。 在异常测试条件下，由于线性预测时序（LPT）控制和 因果時序功能 (Causal Function) 有可能无法保证安全运 行，因此应该使用一些保护功能。在负载变化的测试条 件 下 ， 本芯片使用了错误因果时序保护 (Fault Causal Timing Protection) 、栅極扩展限制保护（ Gate Expand Limit Protection ） 和 RES 瞬 降 保 护 （ RES Dropping Protection ）。当LPC/RES电阻损坏时，LPC/RES管脚悬 浮 / 短接保护可以防止 SR 控制器的错误操作。另外，内 部过温度保护（ OTP ）和 VDD 过电压保护（VDD OVP ） 可使FAN6204避免在高温和输出过电压条件下的不可控 问题。 本芯片使用了一种绿色模式功能来提高空载和轻载下的 效率。在绿色模式下， SR 控制器关断 SR 的驱动电路来 降低工作电流，保证在轻载条件下功率损耗维持在一个 较低水平。
(2)
R4 VOUT 4 R3 R4
(7)
再考虑到分压电阻和内部电路的公差，分压比 (ScaleDown Ratio)K的取值为5~5.5。
R4 1 VOUT 4 R3 R4
K
(3)
R2 R4 R1 R2 R3 R4
Body diode of SR MOSFET Body diode of SR MOSFET Primary MOSFET
4
RES
VRES
R4
GND
6
AGND
Figure 2. 双管正激续流整流的典型应用电路
© 2011 Fairchild Semiconductor Corporation Rev. 1.0.0 • 7/29/11

AN-6204
APPLICATION NOTE
( 设计范例 ) 假设在一反激系统中的输入线电压的最
VDD部分 当输出端电压VO控制在5V和24V之间时，可以将VO用 作 FAN6204 的 VDD 。如果 VO 不在这个范围，则可使用 变压器的一个额外绕组给VDD提供能量。图5给出了电 路简图。为了阻止 VDD 电源电压的变化，可以使用稳 压器或者电压钳位元件，比如使用稳压二极管将 VDD 钳位在一个适当的范围。
VOUT
Q2 Q1 D1
R1
LPC 8 8 5 5 VDD 3 3 GATE RES 7 7
R3
Clamping Circuit
FAN6204 FAN6204
4 4 6 6
大值（ VIN.MAX ）和最小值（ VIN. Min ）分别为373V 和 127V ；输出电压是 19V ；变压器匝比（n ）是4.75 。 根据方程（1）可以得到LPC的分压比最大值为：
NBOOST 60T D5
100kΩ RHV
41T RCLAMP CCLAMP 51kΩ NP
6T NS
0.83 V R2 IN .MIN 0.05VOUT 0.3 R1 R2 n
(5)
应该考虑LPC和RES（1~4V）的线性工作范围，则：
V R2 IN .MAX 4 R1 R2 n
(6)
另一方面，需要考虑 LPC 和 RES （ 1~4V ）的线性工作 范围，则:
V R2 ( IN .MAX VOUT ) 4 R1 R2 n
Q1 R1
VIN
IDS
n:1
ISR
VOUT
Q2
VDET
GATE VDD
3 5
R3
VLPC
R2
LPC
8
FAN6204
4 6
RES
7
VRES
R4
GND
AGND
Figure 1. 反激式变换器的典型应用电路
VIN Q1
VDET
Q3
VOUT
GATE VDD Q2 R1 R2
3 5 7
R3
VLPC LPC 8 FAN6204
4
AN-6204
APPLICATION NOTE
设计范例
本节给出了采用 FAN6921 时 90W （ 19V/4.74A ）适配器 的 设 计 实 例 。 PFC 输 出 电 压 在 低 输 入 交 流 电 压 时 为 250V ，高输入交流电压时为 400V 。根据技术规格，所 有的关键器件都经过了处理，并且给出了最终的实验结 果。
VGS
Primary MOSFET Synchr onous Rectifier MOSFET
VDET
R2 R4 K R1 R2 R3 R4
Body diode of SR MOSFET Body diode of SR MOSFET
VIN/n
(4)
VOUT
VGS
Primary MOSFET Synchr onous Rectifier MOSFET
APPLICATION NOTE
印刷电路板的布局
图6 给出了 FAN6204 在某一变换器中的原理图。良好的 PCB布局可以提高电源系统效率、最大限度抑制EMI， 并且防止电源在浪涌/静电释放试验中的损坏。 IC侧： LPC和RES管脚的参考地直接连接到IC的AGND。 (轨迹1) IC 的 GND 和 AGND 管脚应该通过一条短粗的布线 或者较宽区域的布线连在一起。（轨迹 1 和轨迹 2） VDD 的参考地应该连接到 IC的这个接地区域，然 后VDD的参考地连接到COUT的地。（轨迹3） LPC和RES的布线应该远离磁性元件。 系统侧： 由于轨迹4是二次侧的功率环路，因此越短越好。 在次级，Y-CAP应该通过一条粗线连接到COUT的 地（轨迹5）。