--
--
3、设计 3 位二进制码(Ｂｉnary)到格雷码(Ｇray)的编码器,写出 Veｒilog 描述，码表如下:
二进制码 格 雷 码 （Binary） （Gray）
000
000
001
001
010
011
011
010
100
110
101
111
110
101
111
100
一、填空（3０分)
共 4 页 第 ４页
二、根据功能模块写出 Verilog 描述（3５分) １、写出每个及连接在一起的逻辑功能模块Ｖｅrｉlｏg 描述（忽略逻辑部分)。
m1
m2
ena data[7..0] c
data[7..0] out ena
inst
inst1
2、写出以下逻辑电路的门级结构 Vｅｒilｏg 描述和行为Ｖｅｒilog 描述。
input ena; input [7:0]data; output out; ....... endmodule
2、
module m (A,B,C); input A,B; wire
S1,S2,S3,S4; output C; not n1(S1,A); not n1(S2,B); and
a1(S3,A,S2); and
题号
一
二
三
四
五
六
七
八
九
十 十一
得分
总分
评阅人
复核人
一、填空(3０分)
1、$ｄisｐlaｙ(“reｓult=％ｂ”,5’b01010 | 5’b111１１)
显示:
2、$display(“result＝%b”，!(4'b1110 || 4＇ｂ1０01）)
显示：
3、若ａ＝4'b111０,b=4+b}) 显示:
end alu m(out,op,d1,d2); endmodule
共 4 页 第 1页
--
--
‫ ﻬ‬山东理工大学《FPFＡ技术及应用（A)》试卷纸
（A)卷
2011-2０１2 学年第 二 学期
班级:
姓名:
学
号:
…………………………………装……………………………订…………………………线………….………………………………
班级：
姓名:
学号：
…………………………………装……………………………订…………………………线…………．………………………………
三、 根据要求设计逻辑电路(35 分)
1. 设计检测串行序列的逻辑电路,要求当检测到 110 时输出高电平脉冲。画出状态图，写出ｖｅriｌog 描述。
x
z
clk
rst
2．设计一能进行 4、8 分频的分频器,写出分频器和测试模块的 Veｒilog 描述。
endmodule
`timescale 1ns/1ns module top_alu;
wire [7:0] out; reg [2:0] op; reg [7:0] d1,d2; initial
begin d1=8’h3e; d2=8’h52; op=3’b011; #10 $display(“ouput=%d”,out); #10 $stop;
４、假设仿真开始时间为时刻 0,画出以下描述的Ｓ信号波形图。
initial begin #2 S=1; #5 S=0; #3 S=1; #4 S=0; #2 S=1; #5 S=0; end
波形图:
５、写出仿真如下ｔop_alu 模块后屏幕上应显示的信息:
________＿___＿___＿＿_＿___＿＿___＿＿___
A
INPUT
VCC
AND2
NOT
inst2 NOT
inst3
inst AND2
B
INPUT
VCC
inst4
OR2 inst1
OUTPUT
C
３、编写二、２逻辑电路的测试模块。
--
--
山东理工大学《FPＦA 技术及应用(A)》试卷纸
共 4页 第 2页 ‫ﻬ‬
(A)卷
２011-２０12 学年第 二 学期
clk
clk4 clk8 reset
clk
测
分
clk4
试 reset 频 clk8
共4 页 第 3 页
--
--
‫ﻬ‬
山东理工大学《FＰFA 技术及应用(A)》试卷纸
（A)卷 20１１-２01２ 学年第 二 学期
班级：
姓名:
学
号:
…………………………………装……………………………订…………………………线………….………………………………
`define plus `define minus `define band `define bor `define unegate
3'd0 3'd1 3'd2 3'd3
3'd4
module alu (out,opcode,a,b); output [7:0] out; input [2:0] opcode; input [7:0] a,b; reg [7:0] out; always @(opcode or a or b) begin case(opcode) `plus: out=a+b; `minus: out=a-b; `band: out=a&b; `bor: out=a|b; `unegate: out=~a; default: out=8'hx; endcase end
a2(S4,S1,B); or o(C,S3,S4);
…… emnoddmuoldeumle(ena,out);
input ena; wire [7:0]data; wire c; output out; m1 m1_inst(data,ena,c ); m2 m2_inst(data,c,out ); endmodule
module m2(data,ena,out);
答案
--
-１、reｓｕｌt=11１11 2、result＝０ 3、reｓult＝111010010111 4、
2 5 3 42 5
5、ｏuｔpｕt=126 说明:每小题 6 分,共 30 分。 二、（35 分) １、
module m1(data,ena,c);
input ena; output [7:0]data; output c;
--
山东理工大学《FＰFA 技术及应用（A)》试卷纸
（A)卷 2０11-2０12 学年第 二 学期
班级:
姓名:
学号:
…………………………………装……………………………订…………………………线………….………………………………
适用专业 ０9 电科 1、２
考核性质 考试 开卷
命题教师
考试时间 10０分钟